MIPI-D/C PHY的PCB设计

MIPI(移动行业处理器接口)是专为移动设备(如智能手机、平板电脑、笔记本电脑和混合设备)设计的行业规范的标准定义。其常见的通用的唯一物理(PHY)层，即MIPID-PHY和C-PHY。MIPI D-PHY:更常用于智能手机的相机和显示屏，因为它具有灵活、高速、低功耗和低成本的特点。提供了对DSI(串行显示接口)和CSI(串行摄像头接口)在物理层上的定义，采用一个差分时钟和1-4对差分数据线来传输数据。

1、MIPI接口的PCB布局要求
①远离干扰源，防止其他信号干扰到传输速率以及信号的传输质量。
②所有的显示接口(不管是采用的是接口或者是FPC的形式的)尽量靠在板边放置，方便拔插

③ 主芯片与显示接口的位置不要放置的太远，尽量缩短走线的距离，走线按照高速信号走线。

④如PCB有结构上要求，要严格按照结构放置.

2、MIPI接口的PCB布线要求
(1) 参考层:为了抑制电磁辐射，MIPI的差分线尽量靠近GND平面的走线层来走线，保证走线不要跨分割，否则会造成差分线阻抗的不连续性和增加外部噪声对差分线的影响，如果是走在表层，尽量包地处理或者拉大跟其它信号的间距。
(2)包地:MIPI走线可以整组包地，GND包地线每隔150mil打一个GND过孔。如果空间准许，可以单组包地。

(3)MIPI信号的差分线尽可能的减少过孔换层，过孔会造成线路阻抗的不连续，如果需要打孔换层来走线，保证差分过孔的一致性，以及在换孔位置就近安排一个回流地过孔，以用于信号回流。

(4) 原理干扰:MIPI信号线应远离其它高速信号(如并行数据线，时钟线等)，对开开关电源这一类的干扰源更应远离。

MIPI-DPHY接口的PCB设计布线注意事项如下表所示

参数	要求
走线阻抗	差分 100ohm±10%(优先选择 100 欧目标阻抗，如果叠层无法满足100欧目标阻抗，至少保证阻抗满足 95ohm +10%。)
差分对内时延差	<6mil
时钟与数据之间等长	<12mil
走线长度	<6 inches
各信号所允许过孔数量	建议不超过4个
差分对间间距	建议大于等于4倍 MIPI线宽，至少要3倍 MIPI线宽
MIPI与其它信号间距	建议大于等于4倍 MIPI线宽，至少要3倍 MIPI线宽

MIPI-CPHY接口的PCB设计布线注意事项如下表所示

参数	要求
走线阻抗	单端 50ohm±10%
组内(TRIO_A\TRIO _B\TRIO_C)被大时延差	<6mil
组间(TRIO0\TRIO1\TRIO2)等长要求	<100mil
走线长度	<5 inches
各信号所允许过孔数量	建议不超过2个
对间间距	建议大于等于4倍 MIPI线宽
MIPI与其它信号间距	建议大于等于4倍 MIPI线宽

同时建议在 BGA 区域的以下位置加地通孔。

摄像头模块，黄色为MIPI差分线组，此为4层板，层叠为TOP-GND-S3-BOT

此为接显示屏的MIPI信号，两层板。（生产过程中2层板比4层板便宜、生产周期短，有条件的选择4层板可以保证信号完整性）

注意事项：减少重叠部分产生的寄生电容

绕等长的时候，避免使用一个大的拐角

摘自：

MIPI-D/C PHY的PCB布局布线要求_mipi ckn有干扰-CSDN博客

/**资源摘抄自网络，侵权请联系删除，有个人实践笔记，请注意甄别**/