PCIE协议解析 synopsys IP loopback 读书笔记（1）

最新推荐文章于 2024-05-10 19:03:13 发布
最新推荐文章于 2024-05-10 19:03:13 发布
阅读量1.2w 收藏 83
点赞数 9
分类专栏： PCIe 文章标签： PCIE LOOPBACK synopsys FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yijingjijng/article/details/48028695
版权

1      Overview

Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER测试，系统调试。

   在做Loopback的时候需要注意将“Link up”强制写成1（根据specification该位应该是0），造成系统处于L0状态的假象，以便系统完成link的initialize。<

最低0.47元/天 解锁文章
yijingjing17
关注
  • 9
    点赞
  • 踩
  • 83
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
PCIE那些事之PCIe loopback
xwb1040885790的博客
05-09 5662
PCIe loopback PCIe支持两种LoopBack模式 1.本地数字回环模式 2.远程设备回环模式 在调试PCIe设备的时候我们可以式样上面的两种模式进行通路验证，来判断硬件问题 本地数字回环 内部控制器操作进行回环设置，兼容LTSSM状态，如果回环链路训练成功则进入L0正常数据传输模式 远程设备回环模式 EP连接到RC端，可以通过EP PHY接口进行回环测试，如果训练成功设备则进入L0状态，用来调试EP链路训练的一个高效方式 ...
synopsys PCIE IP协议解析
吴建明wujianming_110117
11-04 3082
synopsys PCIE IP协议解析 1．Overview Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER测试，系统调试。 在做Loopback的时候需要注意将“Link up”强制写成1（根据specification该位应该是0），造成系统处于L0状态的假象，以便系统
PCIe之LTSSM Loopback
weixin_45176819的博客
10-25 902
PCIe；LTSSM；Loopback
PCIE学习（1）PCIE简介
最新发布
m0_56222647的博客
05-10 1045
PCIE是一种串行通信协议。在低速情况下，并行结构绝对是一种非常高效的传输方式，但是当传输速度非常高，并行传输的致命性缺点就出现了。因为时钟在高速的情况下，因为每一位在传输线路上不可能严格的一致，并行传输的一个字节中的每个位不会同时到达接受端就被放大了。而串行传输一位一位传输就不会出现这个问题。串行的优势就出现了，串行因为不存在并行的这些问题，就可以工作在非常高的频率下，用频率的提升掩盖它的劣势。
PCIE协议解析 synopsys IP MSI Capability 读书笔记（11）
yijingjijng的博客
08-30 4572
MSI Capability被所有需要产生中断的PCIe 设备所需要，其Capability的寄存器结构如下： Byte Offset Byte 3 Byte 2 Byte 1 Byte 0   Message Control Register Next Capability Pointer
Synopsys PCIe学习篇---AXI Bridge and DMA Ordering
weixin_48180416的博客
04-17 4517
PCIe AMBA中的Ordering Rule是否PCIe Ordering Rule? Master Channel Slave Channel 在Inbound方向P，NP，CPL通路是独立的。“must be allowedto pass” "optinally Pass"都是可以满足的 强制规则只有2,5,9. 5. 如果CPL为bypass时违反了PCIe Ordering Rule,但是由于系统不是Producer/Consumer模型，是可以的。 2,9AMBA Br..
PCIE协议解析 synopsys IP Register配置空间 读书笔记（8）
yijingjijng的博客
08-29 5139
对于PCIE配置空间寄存器的读写可以通过DBI接口完成，同时也可以通过远程终端通过PCIE Configuration Request完成寄存器的读写，但对于每一个配置空间的访问权限，有以下规定： HwInit HwInit（cs） HwInit（cs2） Hardware Initialized 该bit是core的硬件控制，并且为read_only，这些bit
PCIE协议解析 synopsys IP Core 读书笔记（2）
热门推荐
yijingjijng的博客
08-27 1万+
1      Overview 图1 如上图为整个PCIE的框架，在C1中PIPE-CompliantPHY部分华大的SERDES模块，PHYinterface由林森完成，DWC PCIe Core为synopsys提供的IP，而黄色部分为用户需要完成的部分，主要包括参数的配置和数据的发送和接收。 2      Architecture 图2 该IP包含4个重要的
PCIE的loopback功能配置流程
打工人的天堂
03-15 2118
b. RC模式下，链路进入L0状态后，控制器自动发送Set_Slot_Power_Limit消息，设备状态寄存器的UR detected 比特设置为1；该功能仅支持RC模式。b. 配置寄存器PIPE_LOOPBACK_CONTROL_OFF中的PIPE LoopbackEnable比特；a. 清除寄存器PIPE_LOOPBACK_CONTROL_OFF中的PIPE LoopbackEnable比特；c. 配置寄存器PORT_LINK_CTRL_REG中的Loopback Enable比特。
PCIE协议解析 synopsys IP DBI and LBC 读书笔记（5）
yijingjijng的博客
08-27 1万+
5.1   Local Bus Controller (LBC) and Data Bus Interface (DBI)（重要） 5.1.1    Overview LBC module DBI接口可以对其进行访问，没有任何限制，需要注意的是： Ø  在RC模式下，LBC只能通过DBI接口访问 Ø  而在EP 模式下，远程设备也可以访问。 LBC可以访问的区域有2个部分： Ø  内部
基于Synopsys的8051单片机IP核的设计
03-16
本文首先分析了经典8051 单片机的功能、 结构和指令系统， 确定了8051单片机IP核的总体功能需求，给... 最后，使用Synopsys软件的Design Compiler工具对8051单片机IP核进行了综合优化，直至满足设定的时序和面积约束。
Synopsys公司PCIe Dual Mode IIP
03-16
PCI Express Controller Databook是Synopsys公司提供的一份详细的PCIe控制器数据手册，该手册涵盖了PCIe技术的基本概念、PCIe控制器的架构设计、PCIe协议的工作原理、PCIe控制器的实现方法等方面的知识点。...
Altera的IP源码8237.zip_8051IP_8237_8237 VHDL_altera_synopsys
09-20
标题中的“Altera的IP源码8237.zip_8051IP_8237_8237 VHDL_altera_synopsys”指的是一个由Altera公司提供的IP（ Intellectual Property）核心，该核心是基于VHDL语言实现的8051微控制器IP核。8051IP是8051微处理器的...
synopsys dc综合面积报告解析python代码
02-01
针对synopsys dc综合后产生的面积报告进行解析的python代码 功能不完善，解析完成后需要手动去掉前几行，解析后的报告复制到excel，可按层级显示，方便分析
基于synopsys的pcie 2.0撰写的DMA驱动，经测试速率能达到4G.zip
09-28
在本项目中，我们关注的是利用Synopsys提供的PCIe 2.0 IP核心来编写一个Direct Memory Access (DMA)驱动，该驱动能够在给定的硬件平台上实现4GB/s的数据传输速率。 Synopsys是一家全球领先的半导体设计软件公司，其...
PCIE协议解析 synopsys IP 基本配置空间总结 读书笔记（14）
yijingjijng的博客
08-31 7507
1.2    PCI configuration SPACE（256 BYTE） 其 中寄存器的Capability包括： Ø  PCI Configuration Space Ø  PM Ø  MSI Ø  MSI-X Ø  PCIE Ø  VPD 1.2.1     PCI Configuration Space Byte Offset Byte
PCIE反向并行环回路径（对外环回）
weixin_48576628的博客
03-05 382
PCIE反向环回手段，主要用于诊断和调试
回环接口 loopback
〓☆〓 清风徐来918 （QQ:89617663）
11-22 651
大多数的产品都支持 环回接口 （Loopback Interface），以允许运行在 同一台主机上 的客户程序和服务器程序通过TCP/IP进行通信。A类网络号127就是为环回接口预留的。根据惯例，大多数系统把IP地址 127.0.0.1 分配给这个接口，并命名为 localhost 。一个传给环回接口的IP数据报 不能在任何网络上出现。 传给广播地址或多播地址的数据报复制一份
PCIe不断电保护卡，支持热插拔
haiboc129的博客
04-06 2457
PCIe模组测试方案 传统的PCIe产品测试，采用PCIe延伸保护卡+转接卡的方式，其缺点是没有对应的滤波器，且只能用有限长度的排线（50cm左右）连接到DUT，导致隔离度低，重测率高。 以下为最新开发的测试环境：PCIe不断电保护卡+PCIe滤波器+PCIe转卡，提升测试良率！适用于WIFI6模块测试，及其他PCIe接口产品的测试，支持热插拔！ PC + PCIe不断电保护卡 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值