如何通过插值法计算cell delay？

已于 2024-09-11 17:02:34 修改
阅读量472 收藏 6
点赞数 11
分类专栏： 数字后端 文章标签： 后端
于 2024-09-11 13:55:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Albert66666/article/details/142138085
版权

        我们知道，cell delay是根据input transition和output load计算得到的。如图所示，为X8驱动的buffer的timing查找表。由于buffer是正单边类型cell，那么当一个1 -> 0 翻转的信号经过buffer时，计算timing delay应该去查找cell_fall这个表格。假设input transition为0.29845ns，output load为0.021292pf，根据查找表就可以计算出cell delay为0.096698ns。

图片

    

        但实际上，我们很难碰到input transition和output load正好在查找表上，或多或少都有些偏差。那么，怎么去计算cell delay呢？这个时候就要用到插值法去计算了。

        插值法的公式：Z = A + B * X + C * Y + D * X * Y，其中X为input transition，Y为output load，A、B、C、D为四个参数，Z为delay值。

  那么如何计算得到A、B、C、D四个参数呢？请看下面一个案例。

    假设一个信号从1 -> 0 ，input transition为0.014930ns, output load为0.296311pf，便可以知道其input transition在0.01到0.035723， output load介于0.23365到0.

最低0.47元/天 解锁文章
芯冰乐
关注
专栏目录
C#简单的计算器功能
qq_28058231的博客
09-18 314
using System; namespace ConsoleApp1 { class Program { static void Main(string[] args) { //死循环无限计算 for ( ; ; ) { //控制台获取计算 Console.WriteLine("输入第一个数"); in
Constraints --- transition（clock transition、input transition、max transition）
sinat_27691203的博客
08-22 9148
在综合阶段，或者是preCTS之前，在sdc约束中往往会存在set_clock_transition。也常常会听到所谓的ideal clock，本章节比较详细的讨论相关transition相关内容。
【从零开始のIC学习笔记】LIB文件及延时计算
qq_38315280的博客
08-30 1039
Lib文件又叫标准单元时序库文件，它定义了所有标准单元的时序信息，用来做逻辑综合、时序分析、功耗分析等。一个lib文件包含std cell的传播延时（cell delay）、输出负载（output load）、输入转换时间（input transction)，其中输出负载与输出转换时间用来计算传播延时。
cell delay和net delay
sinat_41774721的博客
07-29 7380
Net1有一个上升沿的跳变时，Net2也是从0到1的跳变，且transition变化比Net1还快时，此时就会存在一个负的crosstalk。PR工具布线后的database，需要利用Start-RC来进行RC抽取，以SPEF格式的RC文件输出。，当output的transition足够快，完全可能出现output50%电平提前于input50%电平，即发生负delay情况。netdelay的计算往往是将整个design中的net拆分成若干段来进行，同时把每段net用某种RC模型来表征。.........
DRC设计规则设置介绍-Design Compiler（四）
Paul 安的博客
01-28 9693
系列学习介绍DC相关知识，包括ASIC基本单元相关，DC指令工艺库脚本相关，后端综合实现相关等总结。本节包括Design 设计规则相关约束，内容有一些个人理解和各地方论坛总结学习，有不同认识欢迎探讨，fighting。
Cell delay有的时候为什么是负值？
最新发布
芯冰乐
09-02 302
因此，在数字后端脚本、flow上比较擅长，大家如果有相关的问题，可以提供答疑咨询服务。假设一个信号，经过buffer以后，其信号delay值得计算方法如图1所示，其delay值由input信号上升沿50%处至output信号上升沿50%的delay值。那么，为了搞清楚这个问题，我们先看一下cell delay是如何定义的？在我们常规的理解中认为，一个信号经过一个标准单元后，必然会有一个delay。那么，假设如图2这种特殊的情况，即input信号上升沿特别大，便有可能出现cell delay。
为什么innovus跑出来的timing结果和pt有时会相差很大？
芯冰乐
08-30 868
本文旨在讲解innovus的timing为什么和pt的timing相差很大。
计算机缩写术语完全介绍
热门推荐
打印自己
02-27 3万+
计算机缩写术语完全介绍，这应该是比较全的，有2000+多条记录，100+K的数据量，大家可以收藏之.1、CPU3DNow!（3D no waiting，无须等待的3D处理）AAM（AMD Analyst Meeting，AMD分析家会议）ABP（Advanced Branch Prediction，高级分支预测）ACG（Aggressive Clock Gati
Design Compiler （五）——综合库（时序库）和DC的设计对象
简单同学
11-18 5430
　　前面一直说到综合库/工艺库这些东西，现在就来讲讲讲综合库里面有什么东西，同时也讲讲synopsys的Design Ware库。主要内容分为三个部分：标准单元库、DC的设计对象、Design Ware库。 （1）标准单元库 　　绝大多数的数字设计流程都是基于标准单元的半定制设计流程。标准单元库包含了反相器、缓冲、与非、或非、与或非、锁存器、触发器等等逻辑单元综合模型的物理信息，标准单元是完成...
Freemarker语法2
匆匆321
05-05 249
Freemarker语法详解 2018年07月10日 19:43:35 qq_31351071 阅读数：155 FreeMarker的模板文件并不比HTML页面复杂多少,FreeMarker模板文件主要由如下4个部分组成: 1,文本:直接输出的部分 2,注释:<#-- … -->格式部分,不会输出 3,插值:即${…}或#{…}格式的部分,将使用数据模型中的部分替代输出 4,FTL指令...
静态时序分析圣经学习（3） 标准单元库
a34724667的博客
05-28 1933
1、管脚电容 一个cell的输入输出管脚都指定了电容，大部分cell只指定了输入管脚电容，因为大部分cell的输出管脚电容为0. 2、时序模型 一个反相器cell的时序弧延迟与以下两点相关： 1 输出负载，即输出管脚上的电容负载 2 输入转换时间（input transition time） 负载越大，delay越大 大部分情况下，输入转换时间增加，delay增加（某些具有非单调行为的cell可能相反） 输出转换时间主要跟输出负载相关，负载越大，输出转换时间越大。 线性模型：delay和输出转换时间与输
POCV/ SOCV 时序报告解析
面朝大海
07-11 2863
设置timing derate 的timing report 如下所示，在该例中，Total mean/sigma derate, Delay Mean, Delay sigma 的计算分别如下所示，其他的计算跟不带set_timing_derate 的一致。示例中，buff_4_2/Z 的arrival delay 值为0.55383, 是因为工具在计算时是按照浮点数位宽计算的，最后显示在时序报告中的值做过四舍五入。同样可得到上升沿对应的CPPR sigma, 即report_cppr 中的。
2020届IC企业校招部分笔试题
SmartCar的博客
08-11 1万+
1 AMD 1.1 if A=4’b0011，B=3’b110 and C=4’b1110，then which one is the correct result for expression of {2{~^A}}^(B[1:0]&C[3:2]) ？ A. 00B. 01 C. 10 D. 11 ~^A = ~(0&0&1&1) = ~0 = 1; {2{~^A}} = {2{1}} = 2’b11; (B[1:0]&C[3:2]) = 2’b10 &am
如何解决fpga high fanout问题
shshine的博客
09-06 1万+
Fanout，即扇出，指模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高扇出带来的问题。以下就介绍三个这样的方法：          首先来看下面这个实例，如图1所示为转置型FIR滤波器中的关键路
cell基础概念
hepiaopiao_wemedia的博客
08-18 8261
1、spare cell 备用cell，共流片时进行function eco和metal eco使用。 使用方法： add_spare_cells add_spare_cells -cell_name spare1 -lib_cell {AND2 OR2} -num_instances 250 2、level shifter 电平转换单元。该单元主要用于多电源多电压（MSMV）技术中，...
standard cell timing model
weixin_34161029的博客
07-12 848
standard cell timing model 主要包括两方面的信息： Cell Delay calculation Output Transition calculation 首先，cell delay 和 cell output transition这两者都是根据 input trans 和output load 计算出来的； 具体应该是 input pin transit...
STA之一.时序分析
sddhyl的博客
04-21 5946
Timing path是STA静态时序分析的基础
4) How is Cell Padding different from Cell Spacing?
06-10
Cell Padding and Cell Spacing are two attributes used in HTML to control the space between the content of a table cell and the border of that cell. Cell Padding is used to set the amount of space between the content within the cell and the cell's border. It is specified using the "padding" attribute in HTML, and can be set to a specific pixel value or a percentage value. Cell Spacing, on the other hand, is used to set the amount of space between adjacent cells in a table. It is specified using the "cellspacing" attribute in HTML, and can also be set to a specific pixel value or a percentage value. In summary, Cell Padding controls the space between the content within a cell and the cell's border, while Cell Spacing controls the space between adjacent cells in a table.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值