Vivado使用心得（三）FANOUT解决办法

最新推荐文章于 2024-02-07 15:32:11 发布
VIP文章 最新推荐文章于 2024-02-07 15:32:11 发布
阅读量8.8k 收藏 68
点赞数 5
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Andy_ICer/article/details/111547065
版权

     

目录

1. 寄存器复制

 2. max_fanout属性

 3. BUFG

微信公众号

   Fanout，即扇出，指模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高扇出带来的问题。以下就介绍三个这样的方法：

         首先来看下面这个实例，如图1所示为转置型FIR滤波器中的关键

最低0.47元/天 解锁文章
Andy_ICer
关注
  • 5
    点赞
  • 踩
  • 68
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Vivado中原语使用汇总
06-25
Vivado中原语使用汇总
Vivado 时序分析Net Delay很高的解决办法
weixin_34080393的博客
04-02 8347
某项目时序分析结果如下，显示Net Delay为10.728ns，导致时钟slack值为负。其中所有的时钟信号在图2中所示。根据违例的路径进行分析，这条路径实际上没有逻辑延迟，但是有一个巨大的网络延迟。可能是由以下几点引起的：信号传输中可能有太大的扇出，导致一些信号距离驱动源端太远；布线位置不合理-目标位置距离源位置太远；由保持时间违规造成。 如果在信号传递中存在跨时钟域路径，而这些路径又未经跨时钟处理（FIFO/RAM）等，时序分析工具将这些路径视为正常路径进行处理，这些信号往往具有很大的时钟偏移，从
vivado MAX_FANOUT、PARALLEL_CASE (Verilog Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA
最新发布
cckkppll的博客
02-07 1207
vivado MAX_FANOUT、PARALLEL_CASE (Verilog Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA
Vivado使用教程.pdf
04-14
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
Vivado使用教程.zip
07-21
Vivado 关联第三方仿真软件 对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
Vivado综合属性之MAX_FANOUT
李家小院
01-08 3145
本文介绍了综合属性MAX_FANOUT对Schematic的影响，通过本文可以理解通过寄存器复制的方式可以降低扇出。
Vivado开发不同阶段的结果分析
yundanfengqing_nuc的专栏
08-17 1375
Vivado工具是一个集成开发环境，包括综合和实现环境。我们可以根据工具给出的参数，来对我们的代码进行优化。 一、 综合后我们一般可以通过查看综合下面的这三个选项对时序进行分析： （1）Report Timing Summary 在Unconstrained Path选项下面会给出未约束的时钟，可以在界面中直接对这些时钟进行约束。 一般会在Inter-Clock Paths选项下面查看时序不满足条件的时钟，在代码中分析后进行下一步的约束。 （2）Re...
vivado约束
小魏的博客
01-03 1748
一、扇出 解决FPGA高扇出问题 1. 寄存器复制 寄存器复制是解决高扇出问题最常用的方法之一，通过复制几个相同的寄存器来分担由原先一个寄存器驱动所有模块的任务，继而达到减小扇出的目的。通过简单修改代码，如图3所示，复制了4个寄存器：din_d0、din_d1、din_d2、din_d3，din_d、din_d0、din_d1、din_d2分别驱动2个DSP48E1，din_d3驱动3个DSP48...
vivado时序出错的解决方法
kunerexia的博客
07-31 7739
这几天一直改程序，请教师兄帮我解决了一些时序上的问题。 由于现在项目里用的是200M时钟，所以会出现很多时序问题，下面一一举例。 问题1：逻辑级数太高导致Net Delay过高，该问题显示在时许报告的Levels列下，如图1所示。（这里我已经解决了问题，图片只是指出Levels） 图1 导致该问题出现的有两种情况， 第一种是由于程序中自己写的逻辑级数过高，比如：assign a = cb + de ，这种情况在高速时钟下是会导致时序问题。讲一下我自己遇到的问题吧，reg_q <= -fifo_out;
什么是分列（Fanout）模式
小郑要做干饭人的博客
11-17 4418
当我们需要将消息一次发给多个队列时，需要使用这种模式。如下图： 任何发送到Fanout Exchange的消息都会被转发到与该Exchange绑定(Binding)的所有 Queue上。 1.可以理解为路由表的模式 2.这种模式不需要RouteKey 3.这种模式需要提前将Exchange与Queue进行绑定，一个Exchange可以绑定多个 Queue，一个Queue可以同多个Exchange进行绑定。 4.如果接受到消息的Exchange没有与任何Queue绑定，则消息会被抛弃。 交换器绑定队列 （1
Vivado使用教程vivado软件的基本开发流程
06-22
里面涵盖了vivado关联第三方代码编辑器，vivado关联第三方仿真软件，vivado软件的基本开发流程。我在这里找到了chipscope波形的抓取。 对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,...
Vivado使用教程 vivado2018.2.zip
08-07
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试. 里面涵盖了vivado关联第三方代码编辑器，vivado关联第三方仿真软件，vivado软件的基本开发流程。...
Vivado使用误区与进阶.rar_Vivado使用误区与进阶_vivado
07-15
Vivado使用误区与进阶，对适用vivado的开发人员有巨大帮助
Vivado使用心得（二）BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用
Andy_ICer的博客
12-25 9738
BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用
Vivado使用心得（六）Vivado ILA观察信号和调试过程
Andy_ICer的博客
12-26 9684
Vivado ILA观察信号和调试过程
Vivado使用心得（八）Vivado与SDK的联合调试方法-使用ILA
Andy_ICer的博客
12-26 4847
Vivado与SDK的联合调试方法-使用ILA
Vivado使用心得（四）IP核BRAM的实用功能
Andy_ICer的博客
12-26 4418
IP核BRAM的实用功能
vivado vitis 无法使用math.h的解决办法
05-30
如果您在使用 Vivado 或 Vitis 过程中遇到了无法使用 math.h 的问题，可能是因为 math.h 头文件中包含有一些与硬件相关的函数，而 Vivado 和 Vitis 的 C/C++ 编译器默认不会包含这些函数库。 为了解决这个问题，您...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值