常见有三种复位方式:同步复位、异步复位、异步复位同步释放;本文对这几种复位方式进行介绍与分析,详细介绍了各种复位方式的优缺点,并在此基础上着重介绍了异步复位同步释放的工作机理与优势所在。
目录
一、同步复位
1、概念
同步复位是指,复位信号只有在时钟上升沿到来时才有效。
2、Verilog描述
由同步复位的概念,即可知道其Verilog描述如下:
always@(posedge clk)
begin
if(!rst_n)
...
else
...
end
3、同步复位优缺点
优点:
a、有利于仿真器的仿真;
b、可以使所设计的系统成为100%的同步时序电路,这便大大有利于时序分析,而且综合出来的fmax一般较高。
c、因为他只有在时钟有效电平到来时才有效,所以可以滤除高于时钟频率的毛刺。
缺点:
a、复位信号的有效时长必须大于时钟周期,才能真正被系统识别并完成复位任务。同时还要考虑,诸如:clk skew,组合逻辑路径延时,复位延时等因素。
b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口,所以,倘若采用同步复位的话,综合器就会在寄存器的数据输入端口插入组合逻辑,这样就会耗费较多的逻辑资源。
二、异步复位
1、概念
异步复位是指,只要复位信号有效即进行复位操作,而不管时钟上升沿是否到来。
2、Verilog描述
由异步复位的概念,即可知道其Verilog描述如下:
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
...
else
...
end
3、异步复位优缺点
优点