【总结】CMRR-共模抑制比的仿真

Carol0630

已于 2023-10-10 13:20:41 修改

阅读量4.9k

点赞数 8

分类专栏： IC 文章标签： IC

于 2022-09-13 22:54:39 首次发布

本文链接：https://blog.csdn.net/Carol0630/article/details/126843433

版权

IC 专栏收录该内容

18 篇文章 4 订阅

订阅专栏

共模抑制比的计算

在这里插入图片描述

CMRR的定义

在这里插入图片描述

概念

1、运放的输入失调电压包含两部分:系统失调和随机失调。
前者来自于电路设计,即使电路中所有匹配器件都相同也会存在;为系统失调。（如电路钳位带来的。）
在这里插入图片描述

后者来自于应匹配器件的失配。对于untrimmed的单片运放, MOS输入管的典型失调值为1-20mV。（包含工艺以及）
在这里插入图片描述

在实际的匹配器件中，沟道长度选取为相等，沟道宽度选取为成比例，因为沟道宽度较大从而对工艺偏差的灵敏度较小些。

注：输入输出失调是一种直流静态工作点偏移，但是CMRR关注的是变化，是一个交流指标。

2、失调电压仿真 -蒙特卡洛仿真

失调来自内部电路失配，由于内部管子的失配所产生的的压差，为了消除这个失调，要在输入端加上一个电压，使输出信号变成0，这样才是补偿了失调。
同样的，等效的输入失调你可以理解为是输出的失调电压，除以了电路本身的增益，才得到了输入失调。所以增益大一些是好的。

如果没有仿蒙特卡洛，是看不到失调的，因为搭的理想电路是没有失配。
你说MC仿出来的失调均值是300uV左右，sigma在几mV，这是正常的。
理想状态下，就是要失调的均值接近0啊。
至于simga，是一个置信区间的概念，就是mean +/- 3sigma的这个值，才是真实的失调电压会出现的范围，必须要保证这个范围是你可以接受的才行。
比如你接受的失调范围是2mV，若仿出来的3sigma范围超过了2mV，那你就必须调电路把失调降下来。

定义CMRR

差动放大器的一个重要特性就是其对共模扰动影响的抑制能力,实际上,运算放大器不可能是完全对称的,电流源的输出阻抗也不可能是无穷大的,因此共模输入的变化会引起电压的变化。差模电压增益与共模电压增益之比即为共模抑制比(CMRR), CMRR常用对数表示。CMRR越大,则运放的对称性越好,表达式如下。
在这里插入图片描述

由于有限电流源阻抗，失配引起的差动输出造成的Acm-dm。输入共模信号在输出端的差动输出。
在这里插入图片描述

另一种看法:
输入失调噪声可以看出频率很低的一种噪声,当输入失调噪声越小，则CMRR越大。

在这里插入图片描述

原因

在这里插入图片描述

操作

在这里插入图片描述
分析：分析开环仿真的CMRR一般更高，而闭环仿真的CMRR会变低。

闭环和开环仿真肯定不一样，闭环负载不一样，而且可能引入新的零极点
实际仿真中应该要看闭环的情况吧。也不是，闭环以后得加上闭环系数。
由于我是在仿全差分运放的单端PSRR，不考虑Mismatch闭环仿真时，Vo不再等于Avdd/Adm，因而结果自然不对了。

1、开环仿真

图5.7为共模增益测试电路图,用差模增益除以共模增益即得共模抑制比。图5.8为仿真得到的共模抑制比,低频值为97dB。
在这里插入图片描述

在这里插入图片描述

2、闭环单位反馈仿真

理解mc的那个标准差的含义了，我还有个疑问就是，我们仿真运放失调时接成单位增益运放去仿真是吗？那么我们要在输入端给一个合适的共模电平，然后看输出变化了多少？是这么仿的吗，共模电平不能取 0吧，取0时pmos输入对管线性区了。

对电路进行AC分析,观察out点波形, 1/out即为CMRR值。CMRR幅频曲线如图6.60所示。
在这里插入图片描述

在这里插入图片描述

您好，请问为什么接成f=-1的形式，得到的Vout就为1/CMRR活着1/PSRR？

怎样用Cadence的蒙特卡洛仿真CMRR？
求问：小弟做了一个运放，请教下怎样用Cadence里面的蒙特卡洛仿真CMRR。如图所示，在一个schematic里放两个运放，一个跑Adm，另一个跑Acm。跑AC仿真，利用蒙特卡洛可以得出一族差模增益的幅频特性和一族共模增益的幅频特性，然后用这个两个结果相除得到CMRR。但是这样得到的一族CMRR是随频率变化的，能不能得到某一频率的CMRR?
或者小弟的思路一开始就是错的？求各位达人指点。

楼主考虑接成单位增益反馈形式，再跑Acm就可以了