详解MOS管阈值电压与沟长和沟宽的关系及影响阈值电压的因素

概述

随着⼯艺的进步，传统的⼿⼯估算似乎对于深亚微⽶沟道的MOS管精确度太低，电路仿真结果和估算偏差太⼤，本⽂详细介绍由Jespers所提出的gm/id法设计模拟电路，并以⼀个⼆级密勒补偿的OTA运放设计作为实例介绍。对于顶层的模块例如已经设计好的PLL、LDO、OpAmp等我们可能知道怎么去⽤它，怎样将他们放在电路中，但是更底层的结构MOS管我们如何确定它到底流过多少电流、需要多⼤的偏置？我们对MOS管建了很多模型，但是建模的速度跟不上⼯艺的进步，传统⼿算的⼀阶模型得到的误差⾮常⼤。我们平常使⽤的⼤信号模型和⼩信号模型实质上是⼀种简化的近似模型，⽤于帮助我们进⾏定性分析和定量分析，让我们理解电路中各参数的变化和相互之间的联系，尽管这两种分析会有很⼤的误差，但是正是这种分析的思想，我们才有了gm、增益、零极点、输⼊范围、带宽等概念。
如下图所⽰，电路级模块和晶体管级似乎就需要⼀些模型来进⾏联系，我们将抽象电路级剥开，晶体管靠着我们给他设定的参数正常的⼯作着。在gm/id法之前我们使⽤的是Vov法，但是这种⽅法已经不适⽤了，因为现在的MOS管模型⼏乎都是短沟道模型，因此，基于Vov⽅法设计的偏置已经达不到我们所预期的性能了，虽然可以利⽤短沟道模型的⼀些参数对Vov⽅法做⼀些曲线拟合，但是这变得越来越难，使得我们不得不换另⼀种更⾏之有效的⽅法。
MOSFET的沟道长度小于3um时发生的短沟道效应较为明显。短沟道效应是由以下五种因素引起的，这五种因素又是由于偏离了理想按比例缩小理论而产生的。

阅值电压VT是MOS晶体管的一个重要的电参数,也是在制造工艺中的重要控制参数。VT的大小以及一致性对电路乃至集成系统的性能具有决定性的影响。哪些因素将对MOS晶体管的阅值电压值产生影响呢?阅值电压的数,学表达式是:式中+号对NMOS管取负号,而对PMOS管取正号。式中Qox为栅氧化层中固定正电荷密度;Qss为栅氧化层中可动正电荷密度;Cox为单位面积栅氧化层电容,与栅氧化层厚度tOX成反比;QB为衬底掺杂杂质浓度(耗尽层中电荷),NMOS管采用P型硅为衬底

1、由于窄沟效应的影响，随着L增加，超过一定沟道长度后阈值减小。Vvov增加，1/Vvov减小,gm/id减小。
2、

影响阈值电压的因素

BSIM4模型

自20世纪60年代中期建立第一个MOS模型以来[10],随着器件尺寸的不断变小,人们为了提高模型的准确性进行了大量的研究工作。从60年代中期到70年代末,为了使沟道长度小到1pm的MOS晶体管的模拟和实测特性之间有一个合理的精度,人们相继建立了包含了高阶效应的Level 1~Level 3模型。在此之后,在80年代中期,AT&T贝尔实验室的提出了简单的短沟道IGFET模型(CSIM),加州大学伯克利分校报道了短沟道IGFET模型(BSIM)。实践证明,这些模型不适合于模拟设计,在80年代末到90年代初,人们相继推出了BSIM2,HSPICE level 28 模型,BSIM3等一系列模型。MOS器件建模不断面临挑战,特别是在高频工作条件下,这是因为现在成熟的模型在经过一代或两代工艺之后就不适用了(如从0.5 pm到0.3pm再到0.25 jm)。我们的目的是介绍一些模型的基本知识,范围仅限于模拟所必须了解的内容。我们还应提到,一个模型的应用足由以下因素决定的:不同尺寸的器件在不同的工作范围内能提供的精度;模型参数提取的容易程度和仿真的效