设计
文章平均质量分 50
设计
Carol0630
这个作者很懒,什么都没留下…
展开
-
ADC、DAC
2、 可专注于“系统架构研究与设计、电路设计与创新、calibration算法研究与设计”中的一项或多项,须完成相应的研究和设计文档撰写与汇报;1、 从事高速pipelined ADC、DAC,高精度SAR ADC、Delta-Sigma ADC、DAC,低噪声AFE电路设计与开发;4、 密切关注ADC/DAC和AFE领域最前沿技术和产品,对产品线的技术方向和产品规划提出建议;3、 指导版图工程师开展layout工作,配合数字工程师进行算法实现;5、 配合AE/PE进行产品的测试和应用方案开发。原创 2022-09-09 23:39:58 · 290 阅读 · 0 评论 -
IC front-end design engineer
线间串扰对受干扰电路的影响来源于电路间的分布式电容和分布式电感引起的电磁耦合:由于每一条线路都对地存在寄生电容和电感,使得线路之间存在不同程度的耦合,当其中一条线上存在电流或者电压变化时,相邻线路上就会产生电磁感应或静电感应,这就是线间串扰。而测试作为芯片尤为重要的一个环节,是不能忽略的。后端设计简单说是P&R,但是包括的东西不少,像芯片封装和管脚设计,floorplan,电源布线和功率验证,线间干扰的预防和修正,时序收敛,STA,DRC,LVS等,要求掌握和熟悉多种EDA工具以及IC生产厂家的具体要求。.原创 2022-08-15 19:18:02 · 275 阅读 · 0 评论 -
Effects of four feedbacks on input resistance, output resistance, and bandwidth
输出阻抗,增益均减小(1+βA)输入阻抗增加(1+βA)使得电路接近与一个理想的电压放大器。总之,电压-电压反馈减小了输出阻抗,增大了输人阻抗,它的作用相当于一个可以用在高阻抗源和低阻抗负载之间的“缓冲”级。【电压源驱动小负载电路的缓冲级】其中每一种类型的第一项表示在输出端检测的信号类型,第二项表示反馈到输入端的信号类型。这种电路结构对输出电压采样,反馈信号也是一个电压信号,反馈网络与输出并联,与输人串联。环路增益减小,输出阻抗和增益按比例减小。......原创 2022-08-14 14:06:22 · 1092 阅读 · 0 评论 -
【RF】射频集成电路与系统设计
本书系统地介绍了射频集成电路与系统的基本原理、设计方法和技术。本书与本系列教材中的另一本书《射频集成电路与系统》形成互补,对射频集成电路功能模块从理论和实践,两个方面进行了深人分析,同时对低电压和低功耗射频电路进行了阐述。本书通过对无线通信收发系统和基本模块的分析,使读者对射频集成电路与系统有一个较为全面的认识,掌握基本的设计原则、设计方法和设计技术,具备在相关领域进行科研开发的能力。......................................................原创 2022-08-06 20:51:12 · 1985 阅读 · 0 评论 -
A discussion of integrated circuits
通常情况下,对芯片的分类有两种方式,一般会根据芯片功能进行分类,不过有时也会根据使用的集成电路划分不同的类型。按照功能划分,可以分为四种类型,主要是内存芯片、微处理器、标准芯片和复杂的片上系统(SoCs)。........................................................................原创 2022-08-03 18:48:00 · 245 阅读 · 0 评论 -
LDO investigation
LDO即low dropout regulator,是一种低压差线性稳压器。这是相对于传统的线性稳压器来说的。传统的线性稳压器,如78XX系列的芯片都要求输入电压要比输出电压至少高出2V~3V,否则就不能正常工作。但是在一些情况下,这样的条件显然是太苛刻了,如5V转3.3V,输入与输出之间的压差只有1.7v,显然这是不满足传统线性稳压器的工作条件的。针对这种情况,芯片制造商们才研发出了LDO类的电压转换芯片。..................................................原创 2022-08-03 14:54:25 · 481 阅读 · 0 评论 -
从器件物理级提升到电路级
在实际中,由上式得到的“本征”國值电压可能不适用于电路设计,举例来说,VTH=0,因而VG=0时器件不会关断。因此,在器件制造过程中通常通过向沟道区注入杂质来调整阙值电压,其实质是改变氧化p型村底层界面附近衬底的掺杂浓度。例如,如图所示,如果形成了p*薄层,那么就需要增加栅压使此区域图2.7 用来改变阔值电压的p+杂剂的耗尽。当栅氧化层电容和耗尽区的电容充满,保持恒定后,开始形成反型层。超过阈值电压,随着栅压增加,导通电阻逐渐减小。P+重掺杂来减小阈值电压。Vg升高,形成耗尽层。...原创 2022-08-03 10:39:51 · 285 阅读 · 0 评论 -
AMS simulation
解决仿真出现的收敛问题。注意:有时候tran仿真报错,虽然显示的是blowup错误(大意:某个电压过高,需要加大blowup值),有时候尽管加大blowup=le9,但是仍旧报blowup错误,此时就不要改变blowup,尝试改变其他收敛条件,比如: Transient option 中 algorithm->skipdc,选择yes,y收敛问题就解决了。模拟包数字的AMS–testbench模拟包数字方式的AMS–非二进制权重12bit建模..................原创 2022-08-02 20:07:54 · 982 阅读 · 0 评论 -
9,共模抑制比一-不受输入信号中共模波动的影响。【如何分析共模CM抑制比。】
9,共模抑制比一-不受输入信号中共模波动的影响。【如何分析共模CM抑制比。】原创 2022-08-02 15:17:19 · 2264 阅读 · 0 评论 -
OP-5,输入/输出信号范围-一信号处理能力
高增益与摆动幅度之间的矛盾。在连续时间内的,通用放大器。在AD-DA或者DC-DC内用。原创 2022-08-02 11:24:09 · 234 阅读 · 0 评论 -
OP analysis and design
OP analysis and design原创 2022-08-02 09:04:44 · 159 阅读 · 0 评论 -
压摆率//电源抑制比//共模抑制比//直流增益、带宽和相位裕度//静态功耗和直流工作点
常见仿真。原创 2022-07-20 22:51:40 · 2287 阅读 · 0 评论 -
带隙基准中运放相位裕度与增益裕度
带隙基准中运放相位裕度与增益裕度原创 2022-07-20 09:29:08 · 3387 阅读 · 3 评论 -
基准环路增益与相位裕度的测量
基准原创 2022-07-01 14:01:50 · 705 阅读 · 0 评论 -
OP-diode-限制摆幅
op原创 2022-06-27 14:34:02 · 124 阅读 · 0 评论 -
DC/DC变换器轻载时三种工作模式的原理及优缺点
浮动电源轨上的比较器原创 2022-06-27 10:51:22 · 1130 阅读 · 0 评论 -
MOS管的体二极管-关断效应
gd原创 2022-06-16 10:42:17 · 1087 阅读 · 0 评论 -
DC-DC自举电容(BOOT)几个问题
参考:DC-DC自举电容(BOOT)几个问题这个问题跟Buck芯片内部的使用的管子有关系,如果内部2个开关管都是NMOS管,那么是需要自举电容的。但是有的BUCK芯片上管是PMOS管,不需要产生比Vin还高的电压,也就不需要boot电容。DC-DC在工作时,SW管脚电压在M2导通时是接GND的,在M2断开时是接VIN,SW电压与电源输入VIN相同。上管M1的Vgs由驱动器控制,我们知道,要想Vgs要能够导通,Vgs必须要大于M1的导通门限Vgsth。因为驱动器的电源负端在M2断开时电压已经是与源输入Vi原创 2022-05-30 13:52:45 · 1783 阅读 · 0 评论 -
瞬态仿真 算法的含义
在跑瞬态仿真时,Options一栏里的Algorithm中 INTEGRATION METHOD PARAMETERS里的euler, trap, traponly, gear2, gear2only, trapgear2有什么区别? 如何选取?那种仿真应该选择那种仿真算法?对仿真结果有何影响?刚开始做仿真这些默认就好吧,具体什么意思,找个cadence tutorial或者ADE manual应该就有收敛还好,gear2only 收敛容易点。 另外实在不收敛就放宽点收敛的约束。conservat原创 2022-05-30 13:16:52 · 2416 阅读 · 0 评论 -
Design method of high stability ring oscillator
1原创 2022-05-19 15:35:37 · 111 阅读 · 0 评论 -
开关电容的电荷注入-时钟馈通和电荷注入
虚拟开关(DS短接)以消除时钟馈通和电荷注入参考:开关电容的电荷注入原创 2022-05-18 15:51:00 · 3991 阅读 · 0 评论 -
【总结】运算放大器与比较器的区别
比较器和运放虽然在电路图上符号相同,但这两种器件确有非常大的区别,一般不可以互换,区别如下:1、比较器的翻转速度快,大约在 ns 数量级,而运放翻转速度一般为 us 数量级(特殊的高速运放除外)。2、运放可以接入负反馈电路,而比较器则不能使用负反馈,虽然比较器也有同相和反相两个输入端,但因为其内部没有相位补偿电路,所以,如果接入负反馈,电路不能稳定工作。内部无相位补偿电路,这也是比较器比运放速度快很多的主要原因。3、运放输出级一般采用推挽电路,双极性输出。而多数比较器输出级为集电极开路结构,所以需要上原创 2022-05-18 11:37:15 · 4138 阅读 · 1 评论 -
Folded common-gate common-source operational amplifier
参考:折叠式共栅共源运算放大器原创 2022-05-18 09:06:48 · 128 阅读 · 0 评论 -
FC-OTA
①OTA:用PMOS②折叠共源共栅OTA:FC,OTA②RFC OTA③超级AB类RFC_OTA原创 2022-05-17 23:57:46 · 1409 阅读 · 0 评论 -
设计-交叉耦合对构成的正反馈结构-交叉耦合管
1原创 2022-05-17 10:22:52 · 5988 阅读 · 2 评论 -
High accuracy RC osc
本文提出了一种新型高性能低功耗的 RC 振荡器电路,该振荡电路结构简单,易于集成,并具有较高精度。通过少量调节电路,就可得到不同占空比的振荡波形。由于该电路的实现原理要求 RC 充放电时间远小于电容 C 两端电平的翻转时间,所以该电路的频率受到一定的限制。在对低频模拟集成电路或混合信号集成电路设计中,该电路具有非常广泛的应用。1、VE变化缓慢,C点也不咋变化被钳位。2、R = 183.9*10^(3)c = 60*10^(-12)R*c*10^(6)*2大约22us的周期。...原创 2022-05-17 09:26:52 · 350 阅读 · 0 评论 -
高精度低功耗RC振荡器设计
针对传统RC振荡器速度慢,精度低等问题,提出了一种新型可修调高精度RC振荡器,振荡器由两个比较器、控制单元、可控开关、电容和电阻组成。比较器通过比较电容电压值和基准电压值,产生信号控制开关状态使电容完成循环充放电的过程,产生连续不断的振荡波形。采用双斜坡与偏置电压轮流比较的工作方式实现高频时钟。**这种做法的优势是振荡频率只与充电时间有关,而与放电时间无关,不考虑放电时间延迟对频率的影响。**本论文通过调节放大器输出阻抗,引入一部分输入失调电压,通过调节比较器延迟的绝对值,改变其温度系数,补偿后级数字逻辑原创 2022-05-16 21:02:07 · 1196 阅读 · 2 评论 -
开闭环时钟抖动积累分析
噪声时钟抖动:①周期性②非周期性-相位噪声的主要非理想因素。测量周期范围越大,抖动积累越大。可用标准差来衡量抖动积累的标准值。相位抖动(时域)指的是振荡器受到噪声影响时候,在时域的表现。相位抖动(频域)是相位抖动在频率域里的表现。...原创 2022-05-16 20:20:40 · 242 阅读 · 0 评论 -
STB-两级VCO-噪声分析-功率信号
首先分析系统整体架构的工作原理,完成各个主要模块的电路设计、仿真与优化,以确保系统各个模块实现正常功能。其中深入分析两级 VCO 的震荡原理以及噪声分析,对实际设计电路进行指导,在两级 VCO 中,主要的难点是形成 RHP 共轭复极点,满足劳斯稳定判据,同时分频器也需工作在 VCO 最大输出频率范围内;同时也对放大器、频率电压转换器进行了详细的设计分析,考虑到压控振荡器后仿真频率会有所衰减,所以适当增加频率电压转换器的增益,使其满足设计要求。...原创 2022-05-16 20:15:47 · 321 阅读 · 0 评论 -
成本,收益,风险
1原创 2022-05-16 18:57:37 · 148 阅读 · 0 评论 -
设计-环路滤波器-一类、二类N阶环路滤波器。
无源滤波器优点为结构简单,不会引入太大噪声,也不会对功耗造成负担,不足之处为电阻、电容和电感等无源元件会大大增加芯片面积,而且为了实现高阶(N≥3)滤波器,必须使用电感元件,这将受制作工艺限制。此时,通常采用有源滤波器代替无源滤波器,有源滤波器需要使用运算放大器,这不仅增加了电路的设计的复杂度,而且增加了功耗和面积,同时引入器件噪声。...原创 2022-05-16 10:34:59 · 998 阅读 · 0 评论 -
EA-Telescopic common source common gate operational amplifier-Used of high speed circuits.
套筒式的共源共栅结构在高增益和低噪声等方面具有明显优势,且主要用于高速电路中。满足精度要求以及对 EA 单极点的限制条件。原创 2022-05-16 09:57:16 · 158 阅读 · 0 评论 -
PLL与延迟锁相环DLL(Delay Loop Lock)
参考:DLL(Delay Loop Lock)延迟锁相环1)最主要区别是PLL内部使用压控振荡器、DLL内部使用压控延迟线;2)用途的不同:PLL除了相位延迟、还可以频率综合(freq synthesizer)、产生高质量的时钟源3)抗噪性能上相对PLL要好,不会累加相位偏移4)PLL的环路带宽越小,鉴相频率越高,它的相位噪声越小(时域上抖动也越小)。振荡器很重要,PLL采用鉴频鉴相,且具有倍频的功能,输出频率涵盖hz到kHz。延迟锁相环DLL采用压控延迟线,虽然抖动最低,但是缺少倍频功能原创 2022-05-16 09:19:09 · 3079 阅读 · 0 评论 -
SKILL/UI TEMPLE File-自定义函数-Add template to for a function panel
1原创 2022-05-13 15:24:55 · 91 阅读 · 0 评论 -
电感电流的倒灌
倒灌就是电流流进IC内部,电流总是流入电势低的地方。参考:电感电流的倒灌原创 2022-05-13 15:21:05 · 517 阅读 · 0 评论 -
LDO-LINEREGULATION-LOAD REGULATION
原创 2022-05-13 14:24:19 · 307 阅读 · 0 评论 -
高精度探讨——二
参考“CMOS与非门振荡器原理与分析原创 2022-05-13 08:45:45 · 128 阅读 · 0 评论 -
电压基准的设计
原创 2022-05-12 23:39:02 · 310 阅读 · 0 评论 -
稳压源电路
原创 2022-05-12 23:27:17 · 126 阅读 · 2 评论 -
施密特触发器
由于工艺制造偏差等因素, 比较器会存在失调, 由于本设计是低功耗设计, 比较器的电流较小, 所以比较器会存在延时, 同时, 延时还容易随着电源电压的变化而变化, 失调和延时都会传递到比较器的输出端, 进而都会影响时钟信号的频率稳定度, 而本设计的结构则可以有效地抑制失调和延时的非理想因素影响。...原创 2022-05-12 22:28:24 · 864 阅读 · 0 评论