FPGA布局布线优化（三）

点击蓝字关注我们

关注、星标公众号，精彩内容每日送达
来源：网络素材

5.1/O 寄存器

许多FPGA有构造在输入和输出缓冲器中的触发器来优化芯片的时序入和出。同时这些专门的IO缓冲器是使能或禁止把这些寄存器封装进V0的一个优化。图16-8说明封装寄存器进VO缓冲器的概念。

把寄存器放置进I/O有许多优点:

• 在 FPGA的 I/O上的延时是最小的。

• 内部更多的逻辑是可用的。

• 优良的时钟到输出的时序

• 优良的建立时间的时序

此优化的缺点是放置在VO缓冲器中的寄存器不可能成为内部逻辑的最佳放置地，如图16-9所示。

对于在I/O和内部逻辑二者有紧的时序要求的高速设计，如果设计协议允许在I/O添加另层流水线寄存器可能是有利的，如图16-10所示。

如果有大量的IO寄存器，额外的流水线层次可以根据寄存器利用率和潜在的拥挤增加有效的开销。

当封装寄存器进 VO 时为高速设计可能要求额外的流水线寄存器。

因此，如果没有紧的VO时序要求和有相对大量的O寄存器，不推荐这个优化。

6.封装因子

封装因子作为百分比定义，将人工地限制FPGA中逻辑资源的利用率。例如，一个100%的封装因子告诉布局工具所有的逻辑资源对实现是有效的，但是50%的封装因子告诉工具只有总的逻辑资源一半是有效的。

这个优化的用途是有限的，但是可以被高级的用户使用。例如，为了对没有包含在当前流程中的未来逻辑保持座席，封装因子可以按照估计的尺寸减少。这个实现的方便类似于在集成新的核时设计者可以作什么预计。因此，资源利用率问题可能更早地识别。

此外，封装因子可以利用来决定设计中净空的数量，或者“真实的”利用率。如果有未用的逻辑元件，布局和布线工具复制逻辑元件将更充裕，有最优布局图以外扩展的方式。一个逻辑元件当它的任何部分利用来实现逻辑时均定义它被利用，并不需要它完全被利用。因此，百分比利用率通常是比真实的利用率高。

设置封装因子可以帮助决定真实的利用率。

换言之，报告60%利用率的FPCA可能有比40%更多的逻辑资源可用(当然不管利用率达到100%时布线能力问题)。为了估计设计中真实的利用率和净空率，封装因子可以减少直到设计不可以正确地布线。

想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索