Verilog 多路选择器（MUX）

最新推荐文章于 2024-05-24 11:01:28 发布

Holdrenminbi

最新推荐文章于 2024-05-24 11:01:28 发布

阅读量9.4k

点赞数

分类专栏：个人随记

本文链接：https://blog.csdn.net/Holdrenminbi/article/details/104700399

版权

这篇博客探讨了如何在Verilog中使用inout、input和output信号，特别是聚焦于构建两路inout多路选择器（MUX）。文章详细讲解了inout模块的设计，以及如何进行切换操作，并附带了MUX的testbench验证。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Verilog 多路选择器（MUX）

一般的遇到的情况都是单独的output 信号，对于inout信号，我们怎么做多路选择器呢？

1、 inout、input、output的不同

2、inout电路

inout电路

3、两路选择器

3.1 inout module

这是一个简单的inout使用模块

`timescale 1ns / 1ps
// Create Date: 2020/03/10 11:39:00
// Design Name: 
// Module Name: mux_sub_function
//


module mux_sub_function  ( 
    input clk,
    input reset_n,
    
    input data_en_i,
    output reg data_en_o,
    inout [7:0] data_bus,
    
    output[7:0] data_bus_in_o
    );
   
    parameter add1 = 1; 
    reg [7:0] data;
    reg  rev_r; 
    reg  rev;
    reg  [2:0] count;


   
    always@(posedge clk)
    if(!reset_n) 
      begin
        count <= 0;
        data