【FPGA】Verilog：解码器 | 编码器 | 多路复用器（Mux, Multiplexer）

平渊道人

已于 2024-05-25 17:11:14 修改

阅读量758

点赞数 7

分类专栏： FPGA基础入门实践文章标签： fpga开发

于 2024-05-25 17:10:11 首次发布

zdfs

本文链接：https://blog.csdn.net/weixin_50502862/article/details/136092064

版权

FPGA基础入门实践专栏收录该内容

31 篇文章 64 订阅 ¥19.90 ¥99.00

订阅专栏

0x00 什么是解码器

解码器是根据输入信号在多个输出位中选择一个输出位的装置。例如，当解码器接收2位二进制值作为输入时，它可以接收00、01、10、11四种输入值，并根据每个输入值在4个输出位中选择一个，输出为1000、0100、0010、0001中的一种。这样的解码器被称为高电平有效解码器（active high decoder），即输出位中只有一个被选择为1；而低电平有效解码器（active low decoder）则是在输出位中选择一个为0。

解码器通常用于根据特定内存中存储的字的地址生成选择信号（address decoder），以及操作数/地址解码等功能。