DDR3笔记 频率配置

已于 2023-11-06 21:08:34 修改
阅读量211 收藏
点赞数
分类专栏： DDR3 FPGA学习 文章标签： 笔记 1024程序员节
于 2023-10-22 16:35:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/NoNoUnknow/article/details/133974308
版权

可参考

基于FPGA的DDR3设计（2）DDR3各时钟频率及带宽分析 - 知乎 (zhihu.com)

DDR3的时钟频率配置要看两个手册：

        1.DDR3器件的手册。

        2.开发板芯片的手册

器件

器件名称：MT41J128M16JT-125:K

        tCK = 1.25ns，就可以算出芯片支持的最大IO时钟频率：1/1.25ns = 800Mhz;此处的IO时钟频率也就是DDR3的频率。

        器件最大支持800MHZ，其中核心频率200MHZ，工作频率800MHZ。

芯片

K7

A7

NoNoUnknow
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Xilinx FPGA平台DDR3设计保姆式教程（2）DDR3各时钟频率及带宽分析
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-07 1万+
xilinx平台DDR3设计（2）DDR3各时钟频率及带宽分析 前言： 对FPGA而言，时钟就是脉搏，必须理解透彻！ ------------------------------------------------------------------------------------------------------------- 时钟太重要了，单开一篇来说。 -------------------------------------------------------------------
DDR3逻辑相关
Pual_Georg的博客
11-09 1927
4.由于是DDR方式传输数据（上升和下降沿都传输），所以芯片的一根数据线上的传输速率 = 2*800Mhz = 1600MT/s（1Kb=1000bit）。带宽就是16根数据线同时传输的数据速率 = 1600Mbit/s x 16 = 25600Mbit/s = 3200Mbyte/s = 3.125GByte/s。k7系列的FPGA所支持的DDR3传输速率高达1866MT/s，这里需要跟硬件工程师具体了解了解，实际使用最高还是1600MT/s，对应频率= 1600M/2= 800Mhz；
DDR3的配置及仿真教程
weixin_43727437的博客
07-20 8019
具体的DDR的内部工作情况以及一些情况，在之前的博客写过了。 这系列博客主要是调用MIG（Memory Interface Solution） IP对DDR的控制使用，MIG由三部分组成User Interface Block 、Memory controller 和Physical Layer。IP的一边是连接DDR3的接口（Physical interface）。另一半是用户逻辑控制接口（User FPGA Logic）。想要正确的控制DDR3的读写，需要正确的设置MIG和正确的用户逻辑控制接口逻辑。
DDR3之带宽、位宽和频率使用（MIGIP核里面的时钟结构）
芒果爱火锅的博客
08-24 1万+
一、如何确定DDR3芯片的带宽、位宽和最大IO时钟频率 这里以芯片Part Number ：MT41J256M16RH-125:E为例，打开芯片的数据手册，会找到如下所示的介绍： IO时钟频率： 根据Part Number 中的“-125”我们就可以找到图中的“1”，根据这里tCK = 1.25ns，就可以算出芯片支持的最大IO时钟频率：1/1.25ns = 800Mhz;此处的IO时钟频率也就是DDR3的频率； 位宽： 根据Part Number 中的“2...
DDR3学习总结（二）
panweiwen0的博客
12-21 4557
关于DDR3学习总结
DDR3 基础知识分享
小王在努力...的博客
04-24 5609
DDR3 SDRAM常 简称 DDR3 是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用，特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。对DDR3的读写操作大都借助IP核来完成，本次实验将采用 Xilinx公司 MIG IP核来实现DDR3读写测试。DDR3相对于SDRAM是双沿触发，读写速度快一倍。相对于DDR2有更高的运行性能和更低的电压。
DDR3 SODIMM条设计规范
09-19
3. **架构**：DDR3 SDRAM的架构涉及内存模块的组织方式，包括DIMM的总线宽度、时钟频率、bank数量和行/列地址结构。DDR3相较于DDR2引入了更低的电压（1.5V相对于1.8V）和更高的带宽，以提高能效和性能。 4. **组件...
ddr3_sodimm_allegro.zip
07-04
在实际应用中，正确选择和配置DDR3 SODIMM内存对系统的性能至关重要。设计师需要考虑内存的容量、速度、电压兼容性以及与主板的兼容性。此外，由于DDR3内存具有严格的时序要求，设计时必须确保内存控制器和内存模块...
DDR4笔记本内存条jedec标准设计规范
01-14
相比DDR3，DDR4增加了引脚数量，从而提供了更高的带宽和更复杂的信号管理。 规范中的PC4-1600至PC4-3200指的是内存的数据传输速率，这里的PC4表示每通道每周期传输4个数据位，数字后面的部分则代表频率。例如，PC4-...
美光的DDR3的代码模型（通用）
08-27
在实际应用中，DDR3的通用代码模型会根据系统的需求进行优化，比如通过预读取技术提高数据吞吐量，或者通过降低时钟频率和电压来节省能源。此外，代码模型还会包含内存校验机制，如CRC（循环冗余校验）和ECC（错误...
『FPGA通信接口』DDR(3)DDR3颗粒读写测试
最新发布
04-30
1. **配置MIG IP核**：在Xilinx Vivado等开发工具中，选择合适的MIG IP核，并根据目标DDR3或DDR4颗粒的规格进行配置，如数据宽度、时钟频率、内存大小等。 2. **建立时序模型**：理解DDR3和DDR4的时序特性，如CKE、...
一文搞懂DDR3！
weixin_46969363的博客
04-13 753
同步是指其时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，内部的命令的发送与数据的传输都以它为基准。DDR3一次从存储单元预取8-bit 的数据，在I/O端口处上下沿触发传输，8-bit需要4个时钟周期完成，所以 DDR3 的 I/O 时钟频率是存储单元核心频率的 4 倍，由于上下沿传输数据，实际有效的数据传输频率达到了核心频率的 8 倍。是与CPU直接交换数据的内部存储器，也叫主存（内存）。数据掩码，DM是写数据的输入屏蔽信号在写期间， DM信号被采样为高的时候，输入数据被屏蔽。
【一】DDR3基础知识与IMG IP
xzs520xzs的博客
03-30 1478
一、DDR3的基本知识与MIG IP核。
AM335x核心频率设置和DDR3参数调整方法
savage_sdj的专栏
09-04 7285
AM3352如何计算和设置DDR3内存参数 AM335x DDR3 Software Leveling Program
DDR3各个频率详解
嵌入式技术在路上
05-11 3万+
最近在看DDR3的文档，说说对DDR3的频率的见解，其实我是想知道在DDR3的文档中，频率最低的定义是DDR3 800（其实这个频率是可以降低的，只是官方建议这个最低的值而已），我想知道这个800是怎么来的，下面的DRAM引脚名称按照DDR3 spec来写，首先我们需要明确几个频率概念： 1，核心频率Core Frequence：依照个人理解就应该是DRAM上引脚Clock（CK，CK#）上的频
内存（DDR/DDR2/DDR3/DDR4）的速度等级和时钟频率———个人笔记
热门推荐
a133760的博客
02-25 6万+
以下全部图片均来自镁光（Micron）公司产品的数据手册。 DDR： 以MT48LCxx型号的DDR内存芯片为例，数据手册中给出如图1所示的一个表格。从表格中可以看出它的主频（Clock Frequency）。 图1 不同速度等级的DDR主频 它的主频与传输数据的频率相同。我们可以从时序图中观察出来。随便在数据手册中截过来一个有数据传输的时序图，如图2所示。 图2 输出数据Dout与...
Xilinx vivado DDR3 MIG IP核中系统时钟、参考时钟解释及各个时钟的功能详解
OpenFPGA的博客
08-20 5460
注：在使用xilinx的MIG 核时，会有许多关于时钟的配置，时间长了容易混淆，特意记录一下为以后快速回忆，如有错误请留言指正。
DDR核心频率、工作频率，等效频率详解
billswang的专栏
05-29 4万+
DDR核心频率、工作频率，等效频率详解 ■何为内存频率 　对于内存条，相信大家并不陌生。因为内存已经成为每台电脑的必备配件，从EDO、SDRAM、DDR、DDR2再到现如今的DDR3内存，变化可谓是翻天覆地。内存无论是在容量、速度、性能上都有了显著的提高。     但是内存市场中，产品可谓是型号众多，比如DDR2 667、DDR2 800、DDR3 1600等等，这些各式各样的各
NXP（I.MX6uLL）DDR3实验——DDR3重要时间参数、时钟配置与原理图简析
zhuguanlin121的博客
11-18 6086
目录DDR3 关键时间参数I.MX6U MMDC 控制器简介MMDC 控制器MMDC 控制器信号引脚MMDC 控制器时钟源ALPHA 开发板DDR3L 原理图 DDR3 关键时间参数 大家在购买DDR3 内存的时候通常会重点观察几个常用的时间参数： 1、传输速率 比如1066MT/S、1600MT/S、1866MT/S 等，这个是首要考虑的，因为这个决定了DDR3 内存的最高传输速率。 2、tRCD 参数 tRCD 全称是RAS-to-CAS Delay，也就是行寻址到列寻址之间的延迟。DDR 的寻址流程是
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值