【 FPGA 】门控时钟专题

目录

 

门控时钟定义？

到底要不要使用门控时钟？

门控时钟降低功耗的原理？

门控时钟设计原理？

参考文献：

---

门控时钟定义？

门控时钟，指的是由组合逻辑产生的时钟，其中，组合逻辑的输入可以全部是数据信号，也可以包含原始时钟信号。由于组合逻辑中的基本单元是与或非等门电路，而与门和非门又具有“开关性”，故该类时钟又称为门控时钟。

通常情况下，不建议使用门控时钟，因为门控时钟由组合逻辑产生，那么它本身就潜伏了组合逻辑的最大隐患——竞争和险象，所以门控时钟信号很容易产生毛刺，而寄存器等存储单元对时钟信号的边沿都非常敏感，因此具有毛刺的时钟会造成时序逻辑的不稳定。
 

---

到底要不要使用门控时钟？

上面建议尽量避免使用门控时钟，但是并不是一定不要使用门控时钟，对于某些功耗很大的系统而言，需要使用门控时钟来降低功耗。下面这段话来自于《FPGA深度解析》：

门控时钟可以有效地降低时钟网络的动态功耗，并且不会导致电路在工作时性能下降。在同步数字电路中，很多书籍不建议采用门控时钟进行电路设计。因为门控时钟会为电路设计带来不确定因素，造成工具在进行时序分析时无法分析门控时钟的行为。而言，即便如此，门控时钟能够动态地管理特定区域的时钟，并且同时影响该区域中的逻辑电路。因此，门控时钟被认为是降低芯片动态功耗的最佳方式之一，广泛应用于低功耗设计领域。