远程FPGA虚拟实验平台用SystemVerilog HDL实现计数器和分频器

远程FPGA虚拟实验平台用SystemVerilog HDL实现计数器和分频器

原理

计数器

本实验中,材料给出的计数器是二进制来分频的,就搞得还挺麻烦。
在这里插入图片描述

/** The input port is replaced with an internal signal **/
wire reset = PB[0]; 
wire clk;

/************* The logic of this experiment *************/
logic  [23:0] count;
always@(posedge CLOCK or posedge reset)
begin
    if(reset)
        count <=	0;
    else
        count <=	count+1;
end

assign clk = count[22];//2^23,详解见下方

logic [7:0]q;
always @ (posedge clk or posedge reset)
	if (reset)
		q <= 1;
	else
		q <= {
   q[6:0], q[7]
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值