计组课设最初要设计几个元件,在设计八位存储器和八位移位存储器的时候,我有一些小问题。就是清零端为什么不仅仅接入D触发器的CLRn端口,还接入了我不了解的prn端口。于是我搜集了一些资料整理于此。
PRN是异步置位,可以将输出Q置为输入D,CLRN是异步复位,将输出Q置低
PRN是异步控制端优先级比CLK高,CLK是寄存器的时钟。
dff真值表(优先级:clrn>prn>clk)
一、当Clrn=0时(不管Prn和clk是什么),Q=0
二、当Clrn=1时,异步复位信号clear无效(因为clrn是低电平有效)
若此时Prn=0,异步置位信号有效,不管clk是高电平还是低电平,可以立即把输入端D的内容打入到输出端Q(立即将输出Q置为输入D))
若此时Prn=1,异步置位信号无效,就要看clk的了
clk=1时:Q=d
clk=0时;状态不变