20210330HDLBits学习笔记：Veriliog Language - More Verilog Features

最新推荐文章于 2022-03-23 16:19:42 发布

acmgotoac

最新推荐文章于 2022-03-23 16:19:42 发布

阅读量136

点赞数 1

分类专栏： veilog学习难点总结归纳文章标签： verilog

本文链接：https://blog.csdn.net/acmgotoac/article/details/115321263

版权

veilog学习难点总结归纳专栏收录该内容

12 篇文章 2 订阅

订阅专栏

该博客介绍了两个Verilog模块的设计：Popcount255计算255位输入中1的个数，使用阻塞赋值顺序执行；另一个是BCDadd100，实现了一个全加器链，通过内部寄存器和循环完成100位二进制到十进制加法。这两个设计展示了Verilog在数字逻辑设计中的应用。

摘要由CSDN通过智能技术生成

Popcount255

always过程快中运用阻塞赋值语句可以实现顺序执行。

module top_module( 
    input [254:0] in,
    output reg [7:0] out );
    integer i;
        always @(*)
            begin
                out = 8'd0;//初始化
                for (i = 0; i < 255; i = i + 1)
            begin
                out = out + in[i];
            end
            end
endmodule

Bcdadd100

全加器，下一个adder输入时上一个adder输出，因此只需要一个寄存器加loop就可以实现迭代的效果

module top_module( 
    input [399:0] a, b,
    input cin,
    output cout,
    output [399:0] sum );
    reg [100:0] cin_mid;
    always @(*) cin_mid[0] = cin;
    generate 
        genvar i;
            for (i = 0; i < 100; i = i + 1)
                begin : loop
                    bcd_fadd bcd (.a(a[(4 * i + 3): 4*i]),
                                  .b(b[(4 * i + 3): 4*i]), 
                                  .cin(cin_mid[i]), 
                                  .cout(cin_mid[i + 1]), 
                                  .sum(sum[(4 * i + 3): 4*i]) );
                end
     endgenerate
     assign cout = cin_mid[100];
endmodule