去掉 vivado 自动添加的 bufg

最新推荐文章于 2024-07-20 21:51:38 发布
最新推荐文章于 2024-07-20 21:51:38 发布
阅读量7.7k 收藏 15
点赞数 4
分类专栏： xilinx
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/angelbosj/article/details/51553408
版权

对于TOP层而言，可以添加约束，不过必须在hdl代码里面去添加：


    



对于在 wire 或者 reg上面，有时候系统也会添加 bufg,其实好多时候都不是特别需要。我们可以在下面的bufg的把 默认值 12改为 0.


这里的bufg代表，vivado工具分析整个工程后，然后为某些地方添加一些 bufg的总个数。默认的最大值为12. 我们把它改为 0， vivado就不会自作主张为我们工程添加 bufg.

HAPPY CHILDRENS DAY.

qq_807315755
关注
专栏目录
Vivado自动下载到开发板并提醒用户的tcl文件
03-07
在Vivado中生成bit文件之后可以自动完成下载到开发板的工作并调用一个程序（一般一小段音乐就OK了），需要在设置中找到bitstream然后点击tcl.post并添加这个tcl文件即可
vscode关联vivado实现自动跳转到定义位置exe文件
01-15
本教程将详细介绍如何将VSCode与Vivado关联，以便实现代码中的符号定义自动跳转，提高开发效率。 首先，我们需要安装必要的工具。`ctags.exe`和`readtags.exe`是两个关键的命令行工具，它们用于生成源代码的标签...
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
OpenFPGA的博客
01-19 7091
[结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档 <ug472_7Series_Clocking.pdf> [Demo1] 1 // demo1 two bufg connect 2 3 module io
Vivado综合属性系列之九 CLOCK_BUFFER_TYPE
zyp626的博客
05-22 1271
​ ​在设计中，对于时钟端口驱动时钟单元时，工具会自动综合出全局时钟BUFG连接时钟源和时钟负载。当存在全局时钟BUFG不足或者因为某些原因不想使用BUFG时，想使用其他时钟BUF如BUFH,BUFR等，可通过属性CLOCK_BUFFER_TYPE来实现。
vivado IBUF_LOW_PWR
最新发布
cckkppll的博客
07-20 529
vivado IBUF_LOW_PWR
如何禁止vivado自动生成 bufg
gaoxcv的博客
01-06 1413
如何禁止vivado自动生成 bufg
如何节省BUFG，打破时序收敛高扇出 net 的瓶颈
坚持
03-04 2274
高扇出 net 是时序收敛的一个常见瓶颈。所以，除了传统的降低扇出的方法之外，还可以将该 net 引入 BUFG，但前提是有可用的 BUFG。众所周知，BUFG 是全局时钟资源，在配置 MMCM 或 PLL 时会用到。这里， 我就给大家介绍两种可以通过合理使用 MMCM/PLL 节省 BUFG 的方法。 大多数情形下，MMCM 用作去除时钟网络 Skew 模式（Clock Network Desk...
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
bigint6904的专栏
08-09 2877
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM
使用Vivado Design Suite进行BUFG 优化
u011565038的博客
04-06 2359
在 Xilinx FPGA 设计中，BUFG 是一个不带使能功能的全局时钟缓冲器，它是与专用全局时钟输入管脚相连接的首级全局缓冲。
vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍
m0_66360845的博客
01-31 7127
vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍
verilog实现自动售货机，有testbench和仿真截图，可以在quartus或vivado上进行综合，仿真等
07-02
本项目通过Verilog实现了自动售货机的功能，包括货币识别、商品选择、找零计算等一系列操作。这个设计适用于学习者进行课程设计或毕业设计，以加深对数字逻辑和系统级设计的理解。 自动售货机的Verilog实现涉及到多...
Vivado 安装后添加芯片型号.pdf
07-03
由于FPGA芯片型号繁多，且技术更新换代快，安装完Vivado之后，根据设计需要可能需要添加特定的芯片型号和设计工具。本文将详细介绍如何在不重新安装Vivado的情况下，通过简单的步骤添加芯片型号。 首先，打开Vivado...
vivado软件基础操作
11-20
Vivado 软件基础操作 Vivado 软件基础操作是 FPGA 设计的基础步骤，包括语法检查、综合、约束输入、设计实现、下载、固化文件等步骤。下面是 Vivado 软件基础操作的详细知识点： 一、语法检查 在 Vivado 软件中，...
Xilinx FPGA项目调试经验总结-BUFG资源不够
qq_39995383的博客
07-29 2269
设计基于K7通过SRIO IP进行板间通信，但由于项目要求SRIO的通道数需求比较高，需要在设计中例化6路SRIO IP。
vivado 编译属性
cckkppll的博客
02-06 1115
vivado 编译属性
Xilinx BUFGMUX使用注意事项
我要变强Wow
05-09 6394
最近使用Xilinx FPGA的时候，需要用到一个外部时钟和一个`PLL`产生的时钟，可以通过外部`SWICH`进行时钟的切换,觉得这种方式可以通过原语例化完成。
从零开始学习vivado——day 3 时序逻辑设计之计数器
weixin_46087443的博客
09-09 1124
研一从零开始学习verilog！！！此时不学何时学！第一次写博客，以此激励自己努力学习！我跟的视频教程是b站的一个up主，小梅哥爱漂流。今天学习的是基于D触发器设计的计数器。新学的语法有：①上升沿，下降沿poseedge是沿上升沿触发，negedge是沿下降沿触发；②时钟信号的产生Clk;③if else内嵌一个if elseif(!Reset_n)else④
最近遇到，还能记起来的问题
weixin_44329079的博客
11-06 334
1、对于xilinx的fpga芯片来说，没接到MRCC的时钟，除了上篇所说的no buffer+ bufg， 在set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets xxx]时要注意约束的是 进入MCM或者PLL的信号，而不是最外部的输入信号。 2、动态截取固定位宽： 3、自制异步fifo，地址如下： 4、xilinx的fifo ip核使用注意： ...
Vivado使用入门之二:网表物理约束
zyp626的博客
08-16 1712
物理约束包括I/O位置约束，网表单元约束，布局约束，布线约束，约束的内容是保存在XDC(Xilinx Design Constraints)文件或Tcl脚本中，在打开工程时被加载进入工程中，载入工程后也可以对约束进行修改。布线约束主要是对net的布线资源进行控制，效果和Vivado工具直接布线相同。在device中对ff_s1_reg和ff_s2_reg进行位置约束后，在右侧的layers->nets中可知无布线约束的net为unrouted net，显示深红色，ff_s1在device中为图中的斜线。
vivado自动补全
08-30
在Python中使用`ol = Overlay('zcu102_led.bit')`后，如果在输入`ol`时出现了崩溃的问题，可能是由于Vivado中Zynq UltraScale MPSoC模块的配置有问题。要解决这个问题，您可以尝试使用该文件进行PS配置。 为了解决Vivado自动补全的问题，您可以按照以下步骤进行操作： 1. 打开Vivado软件，并找到工具栏上的“Tools”选项。 2. 在下拉菜单中选择“Settings”。 3. 在弹出的窗口中，找到“Text Editor”选项。 4. 点击箭头按钮，选择“Custom Editor”选项。 5. 点击旁边的“...”按钮，浏览并选择您的Notepad软件安装路径。请注意，路径分隔符应为“/”。 6. 点击“OK”按钮，并重新启动Vivado软件。 通过以上步骤，您应该能够解决Vivado自动补全的问题。请注意，如果您的Notepad软件安装路径与我的不同，请根据您自己的路径进行相应的设置。 希望以上信息能帮助到您。如果您有任何其他问题，请随时提问。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [PYNQ移植到ZCU102中PS模块配置文件](https://download.csdn.net/download/vacajk/10823608)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [vivado2019.1开启代码补全和相同代码高亮](https://blog.csdn.net/rtyrtyuhbszf/article/details/122154996)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

qq_807315755

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值