1.问题描述:
LDPC码字长度为9216比特,采用1/2码率,采用1/2码率来设计LDPC译码器,LDPC校验矩阵是正则的校验矩阵,即每行和每列1的个数是相等的。这样的结构决定了可以采用串并结合结构的译码器来进行实现。
由于LDPC码校验矩阵的特殊性,采用串并结合结构的译码器可以最大限度的节省硬件资源,又不至于使译码器的译码速度下降太多。对码率的 H矩阵进行分析,发现该 H 矩阵是准循环矩阵,对于 1/2 码率的 LDPC 校验矩阵 H,循环规律为:按行来看,每隔 18 行右移 36 列;按列来看,每隔 36 列下移 18 行。即按行来看,把前 18 行看成一个行子矩阵,4608 行可分成 256 个行子矩阵,若己知第一个行子矩阵,则后面 255 个行子矩阵分别由前一个行子矩阵各行循环右移 36 列形成,每子矩阵有 18×6=108 个“1”。按列来看,把前 36 列看成一个列子矩阵,9216 列可分成 256 个列子矩阵,若已知第一个列子矩阵,则后面 255 个列子矩阵分别由前一个列子矩阵各列循环下移 18行形成,每个子矩阵有 36×3=108 个“1”。其构造图如图1所示。