【FPGA教程案例80】通信案例6——基于costas环的QPSK解调的FPGA实现

已于 2023-10-11 17:41:28 修改
阅读量2.2k 收藏 7
点赞数 5
分类专栏： ★教程2:fpga入门100例 文章标签： fpga开发 FPGA教程 costas环 QPSK解调 载波同步
于 2022-09-15 02:03:58 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ccsss22/article/details/126860897
版权
本文介绍了如何在FPGA上使用Costas环实现QPSK解调的载波同步。Costas环是一种解决频偏问题的算法，适用于实际通信系统。文章详细阐述了Costas环的原理，通过理论推导和相位检测器的输出信号分析，说明了载波同步的过程。在FPGA设计中，需要注意信号处理精度、资源优化和设计的稳定性和可扩展性。最后，提供了具体的Verilog代码实现和仿真结果，显示了Costas环成功进入锁定状态。
摘要由CSDN通过智能技术生成

FPGA教程目录

MATLAB教程目录

---------------------------------------------------------------------------------------

目录

1.软件版本

2.Costas环原理概述

3.costas环的FPGA实现

4.操作步骤与仿真结论 

1.软件版本

vivado2019.2

2.Costas环原理概述

       Costas环是一种用于载波同步的算法，常用于QPSK（Quadrature Phase Shift Keying，四相位移位键控）解调。在FPGA（Field Programmable Gate Array，现场可编程门阵列）上实现Costas环的QPSK解调。我们在上一课程中对QPSK解调过程进行了学习，并通过FPGA对其进行了实现，但在实际通信系统中，往往信号中存在频偏，因此需要在接收端对输入的调试信号进行频偏锁定。此时，将QPSK的解调端的结构做如下的调整：

了解本专栏 订阅专栏 解锁全文
fpga和matlab
关注
  • 5
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 7
    评论
专栏目录
订阅专栏
【Simulink教程案例56】基于QPSK调制解调系统的costas环载波同步simulink建模与仿真分析
FPGA/MATLAB学习教程/源码/项目合作开发
12-02 719
QPSK调制是一种基于相位变化的数字调制方法。在QPSK调制中，每个符号表示2个比特的信息。通过改变载波的相位来表示不同的符号。具体而言，当发送“00”时，载波相位保持不变；当发送“01”时，载波相位变化90度；当发送“10”时，载波相位变化180度；当发送“11”时，载波相位变化270度。这种相位变化可以通过乘以一个复数来实现。Costas环是一种基于锁相环路的载波同步方法，适用于QPSK等调制方式。其基本思想是通过不断调整本地载波的相位和频率，使其与接收信号的载波保持一致，从而实现准确的解调。
【锁相环系列3】QPSK+基带+Costas锁相环载波同步(重点环路滤波器参数设置和迭代核心代码详解)
业精于勤，荒于嬉
08-28 3834
首先，感谢博主Your_Raymond的博客，对本人启发很大 https://blog.csdn.net/weixin_41683971/article/details/103844756 推荐很好的4本参考书： [1] 杜勇，数字调制解调技术的MATLAB与FPGA实现[M]. 北京：电子工业出版社，2017. [2] 田耘，徐文波．无线通信FPGA设计[M] ．北京：电子工业出版社，2008． [3] 杜勇，数字同步技术的MATLAB与FPGA实现[M] ．北京：电子工业出版社，2008． [4] 杜勇
m基于Costas环的QPSK载波同步matlab性能仿真,对比不同环路系数等对载波同步的影响
fpga/matlab/simulink算法仿真工程
07-09 1911
一般来说，比例增益 $K_p$ 决定了载波同步的响应速度，积分增益 $K_i$ 决定了载波同步的稳定性。在实验中，我们将QPSK调制信号传输至接收端，通过基于Costas环的QPSK载波同步方法实现载波同步，并记录不同 $K_p$ 和 $K_i$ 值下的误差向量幅度和相位误差。其中，$a(t)$ 和 $b(t)$ 分别表示两个正交载波的幅度，$\phi(t)$ 表示相位偏差，$f_c$ 表示载波频率。其中，$T$ 表示采样间隔，$K_p$ 和 $K_i$ 分别表示比例增益和积分增益，$k$ 表示采样时刻。
基于FPGA的QPSK调制解调-------（1）QPSK调制技术的原理
youshenglv的博客
05-11 1315
QPSK（正交相移键控）是M=4的MPSK一种，也可叫做四进制相移键控。即有四个不同相位的状态，每个码元需要传输2bit的数字信息，可由00、01、11、10组合来对应表示四个不同的相位0、pi/2、pi、3pi/2或pi/4、3pi/4、5pi/4、7pi/4。首先将输入的数据进行串/并转换，再对其进行单/双极性变换，得到双比特码元，形成I路和Q路两路的信号，再经过滤波器进行滤波处理。进行调制（I路和cos相乘，Q路和sin相乘），再对两路的输出进行混频处理，输出QPSK的中频信号。
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
fpga/matlab/simulink算法仿真工程
08-25 890
Costas环的原理是利用接收信号和LO之间的相位差异来估计信号的相位偏移。当信号的相位偏移接近0或180度时，乘积信号的幅值最大，而当相位偏移接近90或270度时，乘积信号的幅值最小。Costas环是一种用于载波同步的常见方法，特别是在调制解调中，它被广泛用于解调相位调制信号，如二进制调相（BPSK）或四进制调相（QPSK）信号。它的目的是估计和追踪接收信号的相位偏移，以便正确解调数据。Costas环的输出是本地振荡器的相位信息，该信息已经被调整，以与接收信号的相位保持同步。
[FPGA系列] 扩展知识 --- QPSK调制解调器
weixin_42636450的博客
09-09 8751
一、基本概念 PSK：相移键控(Phase Shift Keying)，是一种用载波相位表示输入信号信息的调制技术。 BPSK：二进制相位调制，码元为“1”时，调制后载波与未调载波同相；码元为“0”时，调制后载波与未调载波反相。 QPSK：全称正交相移键控(Quadrature Phase Shift Keying)，又称四进制相位调制。 相位调制：通过改变载波信号的相位，使其传输数字信号(0 和 1)。 ...
科斯塔斯环的FPGA的实现
CUGzhazhadong的博客
12-01 5212
costas环的FPGA实现，包括仿真结果与实际测试结果
qpsk调制解调fpga实现的非常完整工程，Verilog语言编写
01-30
这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用的quartus ii 开发，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程,
FPGA实现QPSK调制解调及其他信号调制技术探讨
最新发布
FEJWtqft的博客
04-15 709
通过将信号点调制到不同的相位上，可以实现4种不同的信号状态，即0°、90°、180°和270°。通过verilog语言编写的代码，我们可以实现QPSK调制解调的功能，并支持多种其他调制解调技术。QPSK调制解调是一种常见的数字通信调制技术，它将两个比特作为一组进行调制，使得每个符号可以携带更多的信息。同样支持 FSM，MSK，DBPSK，DQPSK，8PSK，16QAM等信号调制解调FPGA开发。解调分为数字正交下变频，低通滤波，符号同步，载波同步，相差调整，硬判决，差分解码，并串转换等。
基于FPGA 的QPSK 调制解调器
05-07
这是个基于fpga 的QPSK调制解调器设计，非常完整，
基于FPGA的QPSK调制解调器的设计
02-21
基于FPGA的QPSK调制解调器的设计，用FPGA来实现调制解调的方法
完整的qpsk调制解调用fpga实现的工程
11-01
这是一个非常完整的qpsk调制解调用fpga实现的工程，在工程中已经能够正常使用，使用Verilog语言，文件中还包含了各种滤波器的系数文件，还有matlab仿真文件，整个工程包含从串并变换，相位映射，到成型滤波，中通滤波，cic滤波，调制，再到解调过成的下变频，匹配滤波，载波提取，位定时，判决，整个完整的过程,
全数字Costas环在FPGA上的设计与实现
01-09
全数字Costas环在FPGA上的设计与实现
基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言
05-29
基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog
基于FPGA的全数字Costas环的设计与实现.pdf
07-13
本文介绍了一种基于现场可编程门阵列（FPGA）的全数字Costas环的设计与实现方法。Costas环是一种典型的载波同步电路，广泛应用于数字通信接收端以提取同步载波信号，从而进行相干解调。 首先，文章从锁相环（PLL）...
QPSK调制解调系统设计及FPGA实现
02-24
载波同步的常见算法之一是基于Costas环的QPSK载波同步跟踪算法。其作用是确保载波的相位与接收到的信号保持同步，即使在存在相位偏移的情况下也能准确解调出原始信号。 FPGA（现场可编程门阵列）是实现QPSK调制解调...
基于反正切相位检测的Costas环分析及FPGA实现
07-24
《基于反正切相位检测的Costas环分析及FPGA实现》一文深入探讨了载波同步技术在数字无线通信中的应用，特别是针对正交相移键控（QPSK）系统，提出并实现了基于反正切相位检测的Costas环相干载波提取算法，并在FPGA...
QPSK零中频Costas环路载波同步解调方案和matlab和FPGA实现
05-31
QPSK信号的零中频Costas环路载波同步解调方案如下： 1. 对接收到的QPSK信号进行低通滤波和抽样，得到对应的I路和Q路信号。 2. 计算相位误差，可以使用Costas环路进行相位同步。Costas环路是一种常用的相位同步器，其基本原理是将接收到的I路和Q路信号分别进行乘积和积分运算，从而得到相位误差信号。 3. 根据相位误差信号来调整本振频率，以实现载波同步。 4. 在载波同步之后，可以使用解调器进行零中频解调，获得基带信号。 接下来是QPSK信号的零中频Costas环路载波同步解调的matlab实现： ```matlab % 设置参数 fc = 5e3; % 载波频率 fs = 50e3; % 采样频率 Ns = 100; % 信号长度 % 生成发送信号 data = randi([0 3],1,Ns); txSignal = qammod(data,4); % 加载高斯白噪声 EbNo = 10; SNR = EbNo + 10*log10(2) - 10*log10(fs/fc); rxSignal = awgn(txSignal,SNR,'measured'); % 零中频Costas环路载波同步解调 t = 0:1/fs:(Ns-1)/fs; fc_hat = zeros(size(t)); phi_hat = zeros(size(t)); VCOout = zeros(size(t)); error = zeros(size(t)); Kp = 1; % 比例增益 Ki = 0.01; % 积分增益 for i = 2:length(t) % 乘积运算 I = real(rxSignal(i)) * VCOout(i-1); Q = imag(rxSignal(i)) * VCOout(i-1); % 累积误差 error(i) = atan2(Q,I); phi_hat(i) = phi_hat(i-1) + error(i); % 调整本振频率 fc_hat(i) = fc + Kp * error(i) + Ki * phi_hat(i); % 产生VCO输出 VCOout(i) = exp(1j * 2*pi*fc_hat(i) * t(i)); end % 解调基带信号 rxData = qamdemod(rxSignal,4); ``` 接下来是QPSK信号的零中频Costas环路载波同步解调的FPGA实现： FPGA实现需要使用HDL语言，这里以Verilog语言为例。 ```verilog module Costas ( input clk, input rst, input [15:0] I, input [15:0] Q, output [15:0] dataOut ); reg [15:0] VCOout; reg [15:0] error; reg [15:0] phi_hat; reg [15:0] fc_hat; reg [15:0] VCOin; reg [3:0] N; reg [3:0] CNT; reg [15:0] I_dly; reg [15:0] Q_dly; // 初始化 always @(posedge rst) begin VCOout <= 0; error <= 0; phi_hat <= 0; fc_hat <= 0; VCOin <= 0; N <= 0; CNT <= 0; I_dly <= 0; Q_dly <= 0; end // 零中频Costas环路载波同步解调 always @(posedge clk) begin // 延迟一个采样周期 I_dly <= I; Q_dly <= Q; // 乘积运算 VCOin <= {I_dly,Q_dly} * VCOout; // 累积误差 error <= $arctan2(Q_dly,I_dly); phi_hat <= phi_hat + error; // 调整本振频率 fc_hat <= 16000 + error * 100 + phi_hat * 0.1; // 产生VCO输出 N <= N + 1; if (N == 16000/fc_hat) begin N <= 0; VCOout <= $cos(2 * $pi * fc_hat * CNT / 500000); CNT <= CNT + 1; end end // 解调基带信号 assign dataOut = $qamdemod({I,Q},4); endmodule ``` 以上就是QPSK信号的零中频Costas环路载波同步解调的matlab和FPGA实现，希望对您有所帮助。
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值