Verdi-ug --- nschema Tutorial


本篇博客是根据verdi ug介绍nwave nshema部分,是自己的verdi ug的理解以及亲自实际验证操作。

作者:ciscomonkey 未经允许不得转载抄袭!

1、Change the Schematic View Among Instances

Tools -> preference
verdi提供了三种schema的配色方案,并且还可以自定义。
在这里插入图片描述

  • Classic Theme
    在这里插入图片描述
  • Black Theme
    在这里插入图片描述
  • White Theme
    在这里插入图片描述

2、Find an Instance/Signal and Manipulate it

在这里插入图片描述
what’s the difference Signal betweent Instance?
这一点,我们可以来看一下schematic。
当我列出所有的Instance来查看。
在这里插入图片描述
如下图所示,所有的Instance如下:
值得注意的是红色箭头的地方,我的Verilog语法是assign A=A_reg
这种也被视作Instance,也就是说这种也相当于一个I/O直接相连的空盒,同样为Instance。
在这里插入图片描述
现在,我列出所有的Signal:
可以看到所有的Signal都为instance的I/O
在这里插入图片描述
下面是所有Pin:
在这里插入图片描述
下面是所有的port:
在这里插入图片描述
下面是所有的module:
在这里插入图片描述
如下图所示,不要勾选Match Case后, 支持*匹配,无关大小写
在这里插入图片描述

如何改变signal的颜色,很多时候我们可能会需要使用这个功能来trace信号。

如下图所示:
schematic -> Change Color
可以改变对象的颜色
schematic -> All Objects to Default Color
所有的对象恢复到默认颜色

在这里插入图片描述
由于我们很多时候在View schematic的时候,打开一次就要点一次view -> hign contrast 以及IO Port Name等操作,非常麻烦,这里建议在preferences中输入view,修改设置view相关的默认参数即可。
在这里插入图片描述

在这里插入图片描述

2、Trance Signal

2.1 Find the Connectivity of a Signal and Generate a New Schematic from Trace Results

如下图所示,trace这条wire上的drive,为一个与门。
在这里插入图片描述
然后选择
Trace -> Connectivity ,
在这里插入图片描述
最后选择
Tool ->New Schematic -> From Trace Results
在这里插入图片描述
如下图所示,将会生成新的原理图
在这里插入图片描述

3、Generate Partial Schematics

3.1 Browser Window

有时候,由于电路的复杂性,我只想关心勾选的那些block,所以,我可以选定那些我勾选的block,按住shift键即可连续选择,然后
New Schematic ->Browser Window
即可开启一张新的schematic
在这里插入图片描述

3.2 Flatten Window(略)

在这里插入图片描述

3.3 Fan-in and Fan-out(略)

3.4 Trace Between Two Points(略)

<think>好的,我现在需要帮助用户查找关于Verdi的预设选项或配置,特别是pretiling配置。首先,我需要明确Verdi是什么。Verdi是Synopsys公司开发的一款用于数字电路调试和验证的工具,常用于EDA(电子设计自动化)流程中。用户提到的“pretiling configuration”可能涉及到在仿真前对设计进行预处理或配置,以优化调试效率。 接下来,我应该考虑用户可能需要的具体配置选项。Verdi的配置通常与仿真工具(如VCS)配合使用,可能需要设置环境变量或命令行参数。例如,在运行仿真时生成fsdb波形文件,这是Verdi分析所必需的。用户可能在寻找如何生成这些文件,或者如何设置特定的预处理步骤。 然后,我需要回忆Verdi的相关文档或常见配置。例如,使用`$fsdbDumpfile`和`$fsdbDumpvars`来指定波形文件的名称和作用域。此外,环境变量如`VERDI_HOME`可能需要设置,或者启动Verdi时的选项如`-nologo`来跳过启动画面。 用户提到“pretiling configuration”,可能指的是在仿真开始前对设计进行分块处理,以加快调试时的加载速度。这时候可能需要使用Verdi的TCL脚本或特定的命令进行预处理,比如划分层级结构或选择关注的模块。 另外,考虑到用户可能是在某个项目环境中遇到问题,可能需要检查Makefile或配置文件中的相关部分,确保Verdi的选项被正确启用。例如,在仿真编译时加入调试选项,或者在启动Verdi时加载特定的配置文件。 最后,生成相关问题需要考虑用户可能的后续需求,比如如何优化加载速度、环境变量设置、自动化脚本使用等。确保问题覆盖配置、调试优化、常见错误处理等方面,帮助用户全面了解Verdi的配置选项。</think>关于Verdi调试工具的预分片(pretiling)配置和预设选项,主要涉及波形文件生成、调试优化和环境变量设置三个方面: ### 一、波形文件配置 在仿真脚本中添加如下SystemVerilog调用可生成Verdi专用波形文件: ```verilog initial begin $fsdbDumpfile("wave.fsdb"); // 指定波形文件名 $fsdbDumpvars(0, top_tb); // 设置信号记录范围[^1] end ``` 需配合仿真器编译选项使用,如VCS需要添加`-debug_access+all`参数 ### 二、调试优化配置 通过启动参数提升加载速度: ```bash verdi -ssf wave.fsdb -sswr pretile.tcl -nologo ``` 其中`-sswr`可加载预分片脚本: ```tcl # pretile.tcl database -pretile -partition 500MB -autoflush ``` ### 三、环境变量预设 在.bashrc中添加: ```bash export VERDI_HOME=/opt/synopsys/verdi2023 export PATH=$VERDI_HOME/bin:$PATH export NOVAS_HOME=$VERDI_HOME ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值