状态机与独热码、格雷码、二进制码

最新推荐文章于 2024-08-28 11:13:02 发布
最新推荐文章于 2024-08-28 11:13:02 发布
阅读量2.1k 收藏 12
点赞数 3
分类专栏： FPGA 状态机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fcwtdgz/article/details/117307914
版权
本文介绍了状态机的基本概念，包括同步有限状态机的定义，Moore型和Mealy型状态机的区别。接着详细阐述了状态转移图的构成要素。此外，文章探讨了三种不同的编码方式：独热码在高速系统中的应用，二进制码节省寄存器但增加布线难度，以及格雷码作为折中方案的优势。最后给出了不同状态数量场景下选择编码方式的建议。
摘要由CSDN通过智能技术生成

状态机

简称FSM，也叫同步有限状态机

同步：同步的意思就是在系统时钟的作用下

有限：有限代表状态机中的状态是有限的

根据影响输出分为两大类，一为Moore、二为Mealy

Moore：若最后的输出只与当前的状态有关，与输入无关则称为 Moore 型状态机

Mealy: 最后的输出不仅和当前状态有关还和输入有关则称为 Mealy 型状态机

我们一般都爱画成Mealy型状态机，因为他是最简的

状态转移图

​ 三要素：输入、输出、状态

​ 输入：决定是否进行状态的跳转以及输出

​ 输出：根据当前状态机的状态以及输入的信号决定状态机系统要执行的动作或者要执行的功能

​ 状态：根据输入的情况和状态机上一个状态决定当时所处的状态

​ 在我们画图的时候状态机状态一般用大写来表示!!!如图所示
在这里插入图片描述

独热码

独热码的编码格式就是每个状态，只有一个bit是高电平

在代码综合的时候，会综合成一个比较器，并且比较器只有一个位不同，会产生优化，节省了逻辑资源，但是使用了较多寄存器资源

独热码可以在高速系统中使用

二进制码

也就是十进制的二进制表示而已

恰恰与独热码相反，节省了寄存器变量的使用，综合的时候无法进行优化，使用了较多的组合逻辑资源

最低0.47元/天 解锁文章
风吹梧桐的果子
关注
专栏目录
格雷码、独热码
吉大秦少游
08-25 3126
在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码（Gray Code），另外由于最大数与最小数之间也仅一位数不同，即“首尾相连”，因此又称循环码或反射码。 [2] 在数字系统中，常要求代码按一定顺序变化。例如，按自然数递增计数，若采用8421码，则数0111变到1000时四位均要变化，而在实际电路中，4位的变化不可能绝对同时发生，则计数中可能出现短暂的其它代码（1100、1111等）。在特定情况下可能导致电路状态错误或输入错误。使用格雷码可以避免这种错误。格雷码有多种编码.
【Verilog基础】为什么状态机中多使用独热码，而不是二进制码或者格雷码？
悟已往之不谏 知来者之可追
03-30 3284
【Verilog基础】为什么状态机中多使用独热码，而不是二进制码或者格雷码？
verilog中状态机的三种编码方式的比较（二进制码、独热码、格雷码）
weixin_42279450的博客
03-19 6204
verilog中状态机的三种编码方式的比较（二进制码、独热码、格雷码）
神经网络算法 - 一文搞懂One-Hot Encoding（独热编码）
最新发布
2401_85328934的博客
08-28 1188
本文将从独三个方面，带您一文搞懂独热编码 One-Hot Encoding。独热编码特征数字化首先，确定需要分类的动物类别。在这个例子中，我们有四种动物：猫、狗、乌龟和鱼。为每个动物类别创建一个二进制特征向量。向量的长度等于动物类别的数量，即在这个例子中是4。对于每个动物，只有与其对应的特征位置为1，其余位置为0。根据每个动物的类别，将其转换为对应的独热编码表示。
有限状态机：独热码vs格雷码
Tristone的学习笔记
04-13 7765
有限状态机编码时采用格雷码和采用独热码的选择 格雷码：相邻之间只变1bit，编码密度高。 独热码：任何状态只有1bit为1，其余皆为0，编码密度低。 比如说，表示4个状态，那么状态机寄存器采用格雷码编码只需要2bit：00(S0),01(S1),11(S2),10(S3)； 采用独热码需要4bit：0001(S0),0010(S1),0100(S2),1000(S3)。所以很明显采用格雷码可以省...
为什么状态机最好要采用独热码
qq_43433724的博客
05-16 641
二进制编码：也称连续编码，属于压缩编码方式，可以使用较少的触发器对应更多的状态； 格雷码：属于压缩编码方式，由于其编码特性，相邻两个格雷码之间只有1bit不同，相邻状态切换时，只有一个触发器的输出会翻转，可以尽量避免多bit信号之间的数据歪斜。 独热码：使用N个触发器表示N个状态，每一时刻只有一个触发器的输出有效。
二进制码、格雷码与独热码
qq_40946355的博客
06-22 3233
1.介绍 在Verilog中最常用的编码方式有二进制编码(Binary)、格雷码(Gray-code)编码、独热码(One-hot)编码。 2.优缺点 （1）格雷编码 相邻状态转换时只有一个状态位发生翻转，这样能 .消除状态转换时由多条状态信号线的传输延迟所造成的毛刺； .减少充放电次数，从而降低功耗。 （2）独热编码 即 One-Hot编码，又称一位有效编码，在状态机中很常见。其方法是使用N位状态寄存器来对N个状态进行编码，每个状态都由他独立的寄存器位，并且在任意时候，其中只有一位有效。 .资源消耗量大
独热码状态机，SR锁存器延迟模型，移位除法器模型
twoyu的博客
06-12 417
独热码状态机 进行时序电路设计时，一般都要根据设计要求画出状态转换图，然后根据状态图来确定如何编写代码。 该实例状态转换图如下 编写模块代码如下 module ex8_1(clock,reset,x,y1,y2); input clock,reset; input x; output y1,y2; reg y1,y2; reg[3:0] cstate,nstate; parameter s0=4'b0001,s1=4'b0010, //本例中采用独热码，当然使用二进制码也可 s2=4'b010
【数字电路基础】格雷码、二进制码与格雷码的转换、独热码
努力，加油每一天鸭~
11-27 1357
【数字电路基础】格雷码、二进制码与格雷码的转换、独热码
FPGA/数字IC之有限状态机：简介及其编码方式：顺序码、独热码与格雷码比较
梅菜扣肉
02-23 3735
一、状态机的分类 标准状态机分为摩尔（Moore）状态机与米勒（Mealy）状态机。 摩尔状态机的输出只与当前状态有关，且只在时钟边沿到来时发生变化。 米勒状态机的输出不但与当前的状态有关，还和当前的输入有关，这一特点使其控制和输出更加灵活，但增加了设计的复杂性。 两种状态机的示意图如下： 二、状态机的优点与存在的问题 优点：状态机的优点显而易见，结构分明、易读易懂易排错，逻辑清晰。 缺点：两个状态转换时，容易出现过渡状态；运行过程中，可能进入非法状态；在一种器件上稳定工作，移植到另一种器
二进制码与格雷码PK
07-17
但对于大型状态机而言，独热码会导致资源占用过多，此时使用格雷码或二进制码会更加合适。 5. 结论： 通过分析和实现二进制码、格雷码和独热码的转换，我们不仅能够理解这些编码方式的工作原理和适用场景，而且...
FPGA中有限状态机的状态编码采用格雷码还是独热码？
qq_33300585的博客
04-27 1521
FPGA中有限状态机的状态编码采用格雷码还是独热码
HDLBITS笔记35：独热编码状态机，ps/2数据包解析器，ps/2数据包和数据路径
weixin_46817835的博客
04-28 669
题目1：detect an edge 对于 8 位矢量中的每个位，检测输入信号何时从一个时钟周期中的 0 变为下一个时钟周期中的 1（类似于正边沿检测）。输出位应设置为0到1转换发生后的周期。 下面是一些示例。为清楚起见，in[1]和pedge[1]分别显示。 模块声明 module top_module ( input clk, input [7:0] in, output [7:0] pedge ); 代码如下： module top_module (
用Verilog代码实现FSM（1）
qq_56150822的博客
06-25 966
一、实验目的：用Verilog代码实现FSM。 二、实验内容：课本216页的例6.16。 三、实验代码： module sequence(Clock,Resetn,w,z); input Clock,Resetn,w; output z; reg [3:1]y,Y; parameter [3:1]A=3'b000,B=3'b001,C=3'b010,D=3'b011,E=3'b100; //Define the next state combinational circuit ...
Verilog HDLbits:Exams/2012 q2b（独热码状态机）
m0_46272475的博客
11-02 752
独热码 是一种二进制编码方式，它的特点是，用来编码这个数的N位bit中，有且只有一位是1，其余位全部为0。 因为只有1位是1，所以叫做one-hot （对应的，还有一种编码方式是只有1位是0，其余位都是1，叫做one-cold)。这种编码方式保证只有一根线处于高电平状态，出现误码的概率也最低。缺点是占用的资源较多。 题目 Assume that a one-hot code is used with the state assignment y[5:0] = 000001(A), 000010(B), 0
学习独热码状态机
qq_57474530的博客
07-01 250
一、实验目的 使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。 二、实验工具 pc机和Quartur ii软件和modlsim软件。 三、实验代码 moduleex8_1(clock,reset,x,y1,y2); inputclock,reset; inputx; outputy1,y2; regy1,y2; reg[3:0]cstate,nstate; parameters0=4'b0001,s1=4'b0010, ...
【基础知识】~ 进制转换、补码、格雷码、BCD码、独热码
qq_40549426的博客
05-29 2477
学习目标： 提示：这里可以添加学习目标 例如： 一周掌握 Java 入门知识 学习内容： 提示：这里可以添加要学的内容 例如： 搭建 Java 开发环境 掌握 Java 基本语法 掌握条件语句 掌握循环语句 学习时间： 提示：这里可以添加计划学习的时间 例如： 周一至周五晚上 7 点—晚上9点 周六上午 9 点-上午 11 点 周日下午 3 点-下午 6 点 学习产出： 提示：这里统计学习计划的总量 例如： 技术笔记 2 遍 CSDN 技术博客 3 篇 习的 vlog 视频 1
跨时钟域、格雷码、独热码、竞争冒险
weixin_49155137的博客
07-23 588
每两个相邻编码之间只有一位是不同的，并且对于N位格雷码，当从最高位编码（对应二进制2^N -1）跳转到最低位编码（对应0）时也只会发生1bit跳转。单bit跳转意味着格雷码在通过二级同步器跨时钟时，输出不会出现不可控的中间状态，只能是正确的更新状态或者保持原来的状态。，第二级寄存器锁存住某个时钟上升沿到来时的输入电平，第一级寄存器锁存住下一个时钟沿到来时的输入电平，如果这两个寄存器锁存住的电平信号不同，就说明检测到了边沿，具体是上升沿还是下降沿可以通过组合逻辑来实现。要实现边沿检测，最直接的想法是用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值