嵌入式硬件从小工到专家（F103芯片之PCB晋级之路）

嵌入式-老费

已于 2025-05-17 07:14:02 修改

阅读量721

点赞数 14

分类专栏：嵌入式硬件从小工到专家文章标签：嵌入式硬件

于 2025-05-17 07:10:22 首次发布

本文链接：https://blog.csdn.net/feixiaoxing/article/details/148021366

版权

嵌入式硬件从小工到专家专栏收录该内容

26 篇文章

订阅专栏

电路设计当中，如果不涉及到封装，只是纯电路本身，不涉及到生产和制造，那么这方面的难度有的时候没有那么高。尤其是现在，很多的电路都是采用芯片厂家推荐的电路去进行设计的。如果涉及到layout和封装，这个时候就会复杂一点。因为各方面限制的条件比较多，我们不仅需要考虑对应的功能是不是可以设计出来，而且还要考虑到可制造性、成本、稳定性。毕竟所有研发的目的，是为了生产出产品，而不是自娱自乐的。

就嵌入式软件工程师而言，由于自己平时开发硬件的机会没有那么多，这里非常建议按照下面的路径去一步一步进行pcb设计。总体来说，就是按照难度要求，一步一步往前走，而不是想一口吃成胖子。这里说的设计都是最小电路的设计，至于外设电路，由于涉及面比较广，应用也不大相同，不在这里讨论。

1、基于lqfp的最小电路

这类电路一般就是mcu，以lqfp为主。就拿mcu为例，只要我们给了电源3.3v，添加了晶振、复位，并且做好了启动模式设置、swd下载，就可以让mcu跑起来了。整个电路虽然比较简单，但是会给人极大的自信心。因为这是第一次，我们自己设计硬件、自己焊接、自己编写软件，让一个电路在自己的手下完整地运行起来。

然而就算是这类不复杂的电路，也是有很大的市场。很多的小产品，比如说体重计、检测仪表、小玩具、手持工具，都是这一类设备。

2、qfn+spi nor/spi nand的最小电路

和之前的电路相比较，这类电路可以看成是最小的soc电路。lqfp封装换成了qfn封装，引脚的数量未必变多，但是整体芯片的体积变小。一开始的时候，可以选择集成ddr的soc，这样就可以降低pcb设计的难度。毕竟这种情况下，只需要给soc电压，就可以让soc内部的ddr跑起来了。此外，由于soc内部和mcu不同，不再集成flash，因此需要外部添加一个spi nor/spi nand存储镜像，这样整个最小系统就做好了。

至于电源、晶振、复位、启动模式，这和mcu都是一样的。就是下载模式稍有不同，mcu一般用swd，soc一般用usb otg。

3、bga + spi nor/spi nand的最小电路

和之前第二种情况的电路相比，这里只是把qfn封装的soc，换成了bga封装的soc。其他都是一样的，选用的soc同样内部集成了ddr。当然，qfn换成了bga，意味着单位面积上集成的信号更多，能做的功能和应用也就更多。此外，由于选用了bga封装，这个时候，两层板、四层板已经没有办法满足要求了，一般至少需要六层板。而且六层板几乎是最便宜的多层板结构，可以走三层信号，也可以走四层信号，具体看应用场景和信号完整性要求。

和qfn性比较，bga通常内置的ddr也会大一点。比如qfn会内置512mb、1gb，这个时候bga的soc就会内置2gb ddr。此外，有的时候速率也会更快一点，qfn的ddr通常就是ddr1、ddr2，bga里面的ddr一般都是ddr3。

4、bga+单ddr+spi nor/spi nand的最小电路

这种情况其实是更通用的一种设计场景。之所以现在才提及，是因为经过前面的电路学习，这个时候我们已经知道最小电路怎么回事，soc怎么回事，以及bga如何进行多层板设计。此时再添加一个外置ddr，做好分组、阻抗匹配和绕线等长，就可以将带ddr的最小电路设计起来了。整体难度会降低不少，做好了，个人也会比较有自信心。不过一开始的时候，还是建议做单片ddr设计，而且是ddr3设计，这样做起来会容易很多。

5、bga+双ddr+spi nor/spi nand的最小电路

和单颗ddr不同，这个时候，我们把外置ddr数量拓展到了两颗。说是两颗ddr，其实每次访问的时候，地址是同时送到两颗ddr上面的，只不过数据部分，一个是负责0-15的数据，一个是负责16-31的数据，所以用两颗ddr，乃至更多颗的ddr，确实可以达到扩展内存的目的。此时是用t型布局，还是用菊花链布局，就看板子大小，以及自己的熟悉程度了。