【专篇】DDR SDRAM-01总体介绍

已于 2024-04-30 14:14:47 修改
阅读量1k 收藏 16
点赞数 25
分类专栏： Memory 文章标签： 单片机 嵌入式硬件 Memory
于 2024-04-28 17:26:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/flomingo1/article/details/138281144
版权
本文详细介绍了DDR SDRAM的工作原理、容量计算、电平标准（SSTL2V5），以及其在系统中的功能框图，包括内存控制器、DDR控制器、PHY层、I/O接口等关键组件的作用。此外，还阐述了DDR SDRAM的初始化过程和操作命令，以及封装信息。通过对DDR SDRAM的深入理解，有助于提升嵌入式系统的性能。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

概念

DDR SDRAM，即Double Data Rate Synchronous Dynamic Random Access Memory，是一种采用双倍数据传输速率的同步动态随机访问存储器。它是SDRAM的更新换代产品，由VIA等公司为了与RDRAM相抗衡而提出的内存标准。DDR SDRAM的出现解决了单数据率内存的性能瓶颈问题，为计算机提供了更高的数据处理速度。

DDR SDRAM的工作原理是在内部和外部时钟信号的同步驱动下，传输数据时实现双倍数据传输速率。这使得它在时钟的上升沿和下降沿都能传输数据，无需提高时钟频率即可加倍提高SDRAM的速度。因此，DDR SDRAM具有比SDRAM多一倍的传输速率和内存带宽。例如，DDR 266与PC 133 SDRAM相比，虽然工作频率同样是133MHz，但DDR 266的内存带宽达到了2.12 GB/s，是PC 133 SDRAM的两倍。

容量计算


电平标准

SSTL2V5

 
系统框图

最低0.47元/天 解锁文章
【专篇】DDR2 SDRAM-01总体介绍
flomingo1的专栏
04-29 1219
DDR2 SDRAM芯片的管脚配置比较复杂，旨在支持其高速的数据传输速率和高效的内存访问机制。
【专篇】DDR5 SDRAM-01总体介绍
flomingo1的专栏
05-07 1669
DDR5 SDRAM的引脚定义相比DDR4有了显著的变化和增加，主要是为了支持更高的数据传输速率、改进的电源管理以及新的功能。数据引脚 (DQ[xx]): 这些是DDR5中最主要的引脚，负责实际的数据传输。DDR5的数据总线宽度通常为64位（非ECC）或72位（带ECC），因此会有相应数量的数据引脚。地址引脚 (A[xx]): 用于传递内存地址信息到DRAM芯片，DDR5可能支持更多的地址线以应对更大的地址空间和容量。命令/控制引脚。
内存学习（2）：内存分类与常用概念2（SDRAM与DDR）
呆呆象呆呆的博客
11-05 2832
全称为（Double Data Rate Synchronous Dynamic Random Access Memory，Double Data Rate SDRAM，），中文名为“双数据率同步动态随机存储器”或者“双数据率SDRAM”。DDR是在原有的SDRAM的基础上改进而来。此时为了明确定义，SDRAM可以被区别定义为（Single Data Rate SDRAM，SDR SDRAM）。同步：是指内存工作需要同步时钟，内部命令的发送与数据传输都以它为基准（SDRAM带来的属性）
DDR-SDRAM技术原理总结
ctbinzi的专栏
06-14 3962
DDR SDRAM 全称： Double Date Rate Synchronous Dynamic Random Access Memory先说RAM（Random Access Memory），字面意思：随机访问存储器，其特点是可任意访问一个内存地址，其访问时间是一样的（相对于RAM出现之前的卡带和硬盘）。进一步DRAM（Dynamic Random Access Memory），与其相对应的是SRAM（Staic Random Access Memory），两者区别在于物理结构不一样，SRAM使用4-
SRAM、DRAM、SDRAM、DDR存储器的区别
m0_45190660的博客
08-31 2333
DRAM全称叫做（Dynamic Random Access Memory），SDRAM全程叫做（Synchronous Dynamic Random Access Memory），其中的Synchronous是同步的意思，指的是在使用DRAM构成阵列，进行数据存储之后，需要有同步时钟来控制电路，对DRAM阵列当中的电容进行刷新。下图中，左侧是DDR的内部时钟频率（133MHz200MHz），中间是外部总线运行时钟频率（133MHz200MHz），右侧是数据传输频率。位线的状态就会被加载入中间的锁存器。
SDRAM 与 DDR SDRAM 区别
最新发布
ToFPGA的博客
08-14 1548
本文通过对比两款镁光 SDRAM 和 DDR SDRAM 芯片（型号分别为：MT48LC8M16A2TG、MT46V32M16）手册来对比 SDRAM 与 DDR SDRAM 的区别。
一文读懂DDR内存基础知识｜值得收藏
存储随笔
06-05 6241
DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）,简称为DDR, 简单的说就是双倍传输速率的SDRAM。普通SDRAM内存的工作方式是在一个时钟周期的上升沿触发进行工作。也就是说在一个时钟周期内，内存将工作一次。而DDR的技术使得内存可以在每一个时钟周期的上升沿和下降沿分别触发一次，这样就使得在一个时钟周期内内存可以工作两次，这样就使得DDR内存在相同的时间内能够完成普通内存一倍的工作量。
【专篇】DDR3 SDRAM-01总体介绍
flomingo1的专栏
04-30 1022
DDR3 SDRAM的管脚（或引脚）定义涵盖了其与其他系统组件交互的多种方式。电源引脚VDD：主电源引脚，为内存芯片提供主要的工作电压。VDDQ：终端输入输出电源引脚，通常用于提供与VDD不同的电压，以满足特定的电路需求。地址总线（Address Bus）A0~A16（或其他类似的标记）：这些引脚用于传输内存数据的地址信息。DDR3内存的地址总线宽度通常为17位，但可能根据具体规格有所不同。银行选择（Bank Select）
【专篇】DDR4 SDRAM-01总体介绍
flomingo1的专栏
04-30 1060
DDR4 SDRAM的管脚定义相比DDR3更为复杂，它包含了一系列控制、地址、数据和电源相关的信号。全局信号: 差分时钟信号，DDR4采用差分时钟CK_t和CK_c，用于数据传输和命令/地址的同步。: 时钟使能信号，高电平有效，控制时钟信号的使用。: 片选信号，低电平有效，用于选择特定的DDR4内存芯片。: 行地址选通、列地址选通和写使能信号，共同控制内存操作模式。地址信号A0~A17: 地址线，用于传递行地址和列地址，具体分配依据操作指令而定。: 银行地址信号，用于选择内存中的Bank。
SDRAM内存详解- 介绍SDRAM的内部构造和驱动原理
12-09
介绍SDRAM的内部构造和驱动原理 虽然目前SDRAM 内存条价格已经接底线，内存开始向DDR 和Rambus内存过渡。但是由于DDR 内存 是在SDRAM基础上发展起来的，所以详细了解SDRAM内存的接口和主板设计方法对于设计基于DDR 内存的主板不无裨益。下面我们就从内存颗粒、内存槽位接口、主板和内存之间的信号接口几个 方面来详细阐述SDRAM 内存条和主板内存系统的设计思路。
SD RAM介绍及 PCB Layout处理
LUOHUATINGYUSHENG的博客
05-22 3463
SD RAM介绍及 PCB Layout处理 SDRAM—Synchronous dynamic random-access memory (SDRAM)。 同步动态随机存取存储器,即数据的读写需要时钟来信号同步。其存储单元不是按线性排列的，是分页的。 DRAM和SDRAM由于实现工艺问题，容量较SRAM大,但是读写速度不如SDRAM（DRAM）,且不需要刷新操作。 DDR SDRAM X8 DDR SDRAM X16 DDR信号（我们以16位DDR SDRAM为例说明） CK差分-时钟 CK和CK#是
DDR工作原理-DQ和DQS信号的处理
tianpu2320959696的博客
04-26 6062
DQS和DQ都是三态信号，在PCB走线上双向传输，读操作时，DQS信号的边沿在时序上与DQ的信号边沿处对齐，而写操作时，DQS信号的边沿在时序上与DQ信号的中心处对齐，参考图2，这就给测试验证带来了巨大的挑战：把“读”信号与“写”信号分开是非常困难的！图7是Jedec规范上的时序和波形参数，tDS是相对于DQS有效边沿的建立时间，tDH是相对于DQS有效边沿的保持时间，tDS相对于DQ的AC参数，tDH则相对于DQ的DC参数，不过为了测试方面的方便性，我们都可以用AC参数来定义tDS和tDH。
详述DRAM、SDRAM及DDR SDRAM的概念
ivy_reny的专栏
03-22 3707
DRAM（动态随机访问存储器）对设计人员特别具有吸引力，因为它提供了广泛的性能，用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念，及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。 DRAM     DRAM较其它内存类型的一个优势是它能够以IC(集成电路)上每个内存单元更少的电路实现。DR
DDR SDRAM芯片DQS的作用以及读写DQS/DQ对齐方式不同的原因
weixin_30740581的博客
03-01 4882
节选内容转载自https://www.design-reuse.com/articles/13805/the-love-hate-relationship-with-ddr-sdram-controllers.html Keep the DRAMs Simple, Put Complexity in the Controller There are three critical decision...
DDR SDRAM原理介绍
Kevin_Hee的博客
09-18 6434
这篇博文对DDR SDRAM做了粗略的介绍，其中并不涉及DDR SDRAM存储器控制系统具体的Verilog控制代码。实际上对DDR SDRAM的控制系统设计是很复杂的，这篇博文只对存储器的控制原理做简单的介绍，希望对SDRAM比较陌生的人有一个感性的认识。有不对的地方，希望指正。
SRAM与SDRAM的比较
热门推荐
紫烟的嵌入式专栏
04-10 1万+
  内存在电脑中起着举足轻重的作用，一般采用半导体存储单元，包括随机存储器（RAM），只读存储器（ROM），以及高速缓存（CACHE）。按内存条的接口形式，常见内存条有两种：单列直插内存条（SIMM），和双列直插内存条（DIMM）。SIMM内存条分为30线，72线两种。DIMM内存条与SIMM内存条相比引脚增加到168线。DIMM可单条使用，不同容量可混合使用，SIMM必须成对使用。 按内存的
SDRAM、DDR SDRAM 学习笔记
szdsid的博客
11-18 2608
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决...
ddr与sdram的区别
crjmail的博客
08-17 6567
SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指 Memory工作需要同步时钟。 SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.(显卡上的DDR已经发展到DDR5)。 很多人将SDRAM错误的理解为第一代，也就是 SDR SDRAM，并且作为名词解释，皆属误导。 DDR即Double Data Rate双倍速率同步动态随机存储器
SDRAM与DDR的不同
u013915688的博客
08-11 1万+
1       之前看有位朋友总结的它们接口的不同，那我就总结一下全面的异同吧，希望可以帮到大家！SDRAM在嵌入式乃至整个PC行业的地位毋庸置疑，虽然它比SRAM操作复杂，从某种程度上说又有着随机地址存取时性能下降的缺陷（甚至于DDR/DDR2又有着不支持单一地址访问的限制，分别至少2/4个地址同时访问）。但是，速度是王道，容量也是它的优势，这些特点是其它任何易失存储器无法媲美的，也是它存
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

工程师堡垒营

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值