Xilinx 7系列逻辑资源总结

一. CLB构成

LUT可以被配置为一个6-input LUT和两个5-input LUT,一个5-inpu LUT可以存在于FF中
4个6-input LUT、8个FF,乘法器、移位寄存器等资源共同组成一个Slice。8个FF中,有4个可以配置成锁存器latch,但是这样的话,Slice中剩余的4个FF则不可以再使用。
2个Slice构成一个CLB.

二. Slice分类

Slice可以分为Slice-L和Slice-M,Slice-L是Logic Slice,Slice-M用处比较多,其中的LUT可以用来构成分布式64-bit RAM (Distributed RAM)和32-bit移位寄存器(SRL32)或两个SRL16。
数量上,大约有2/3的Slice是Slice-L,余下为Slice-M

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值