LPDDR5 linkecc学习

最新推荐文章于 2025-04-16 20:10:28 发布
最新推荐文章于 2025-04-16 20:10:28 发布
阅读量2.9k 收藏 5
点赞数 1
分类专栏： 笔记 文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hemlok/article/details/133981412
版权

器件支持性

JESD209-5B中，link-ecc仅仅是一个可选的功能； 另外，即使器件支持link-ecc功能，在WCK小于等于1.6GHz(≤ 3200Mbps)的情况下，也没必要支持（从这个描述可以看出，link-ecc主要是用来解决链路传输失效）。

linkecc 主要内容

  • linkecc模式下，128bit数据生成9bit ECC parity； 16bit DMI生成6bit ECC parity(从数据-parity bit数来看，使用的SECDED算法)；
  • linkecc模式下，协议要求必须使用DBI编码数据，因为DM会导致数据被误纠（这里描述的很不清晰，看起来不存在关DBI且关DM并且使能linkecc的情况）；
  • linkecc是基于8bit DQ而言的；每8bit DQ对应1bit DMI，8bit DQ burst32会产生2个128bit数据，同时会产生2个16bit DMI数据(姑且也称之为数据)；
  • linkecc的parity，写方向通过RDQS_t传输，读方向通过DMI传输；
  • 对于写方向，RDQS_t第一个数据空着，后面传6bit DMI的parity，再传9bit data的parity；
  • 对于读方向，DMI空7bit的时序，然后传9bit的data parity；
  • 对于读方向，linkecc和RDBI是互斥的，因为都需要使用DMI传输有效信息；因此读的时候，parity无需考虑DBI；
  • 对于读方向，CAS B3必须是0（因为数据需要BL16对齐，参见2.2.6 burst sequence章节）；
  • 对于读方向，linkecc和read data copy功能互斥；
  • 对于BL32， 一笔burst对应2套ECC数据单元(128 data + DBI + parity)；对于BL16，一笔burst数据对应1套ECC数据单元(128 data + DBI + parity)；

写方向时序图

在这里插入图片描述

读方向时序图

在这里插入图片描述

写方向数据流

在这里插入图片描述

读方向数据流

在这里插入图片描述

LPDDR5之Link ECC3
cmhchu的博客
03-23 1333
对于DBI的计算与data的计算方式一致，只是其少了很多根pin，只有Beat0-15共16个数据，算出来S0-S5. 计算也是在1的位置进行data的异或。
DDR Study -LPDDR5 DFE / Data Copy / Write X / Link ECC / FSP / Non-Target ODT
weixin_43948262的博客
11-05 2592
参考来源：JESD209-5B简单分享下LPDDR5中部分功能模块DFE, Write X, Data Copy的设计。以及对比LPDDR4，ECC和FSP的变化。
DRAM里面的RAS性能之一的ECC有哪些
一个DRAM从业者的告白
03-23 587
充分提升DRAM RAS性能之一的有利工具是ECC.
DDR为什么需要DQS信号？
holly的专栏
08-04 2533
DDR DQS
LPDDR5 BL/n学习
hemlok的博客
09-25 3052
LPDDR5和DDR协议有些不同，BL/n协议上定义为Effective Burst Length，见下表：
LPDDR5 之Link ECC
cmhchu的博客
03-21 4172
LPDDR5的Link ECC简介
DDR5 内存ECC
m0_73549240的博客
04-21 3729
DDR5 ECC
LPDDR5 之Link ECC2
cmhchu的博客
03-23 3115
在JEDEC中，Link ECC的计算公示如下： 此处不能看成3个表格，应该看成1个表格。是137列，11行。 Beat代表的是每个Burst的数据。 DQ pin行中代表的是DQ0-DQ7。S0-S8是算出来的Link ECC code. 对于DQ8-15计算方式与DQ0-7一致。 对于BurstLength=32时，分为前16个Burst和后16个Burst，分开进行Link ECC code计算。 计算公式是将每个1的位置的数据进行异或，从而得到S0-S8. 在输入数据时，将Link
LPDDR5协议解析 ZQ
qq_60416106的博客
04-25 1982
简单来说:ZQ是一个连接在VDDQ和DRAM ZQ pin上的一个精确电阻，阻值为240Ω。ZQ一般是在PCB板上，因此基本上不随着外界温度和电压的变化而变化。但DRAM内部用到的各种电阻，比如ODT等是会随着温度和电压而漂移的，ZQ training/calibration 就是为了解决这种漂移，即通过一个精准的，不跟随外界环境变化的已知阻值的电阻，来校准内部的会随VT变化的电阻，使得内部的电阻能回到漂移之前的阻值范围。
DDR5—新手入门学习（一）【1-5】
江湖小浪花的博客
05-21 3664
如果存储单元电容中存储的是正电荷（代表逻辑1），那么这些电荷将开始流向Bitline，但由于Bitline的寄生电容远大于存储单元电容，Bitline的电压只会从预充电阶段设定的参考电压Vref上升到一个略高的水平，通常表示为Vref+。当Bitline电压略高于/Bitline时，NMOS Tn2的栅极-源极电压差足够使其形成微小的导电沟道，允许电荷从SAN（Sense-Amplifier N-Fet Control，逻辑0电压，即0V）流向/Bitline，从而进一步降低/Bitline的电压。
LPDDR5 DRAM工作流程详解
weixin_43199439的博客
07-13 2861
LPDDR5作为最新一代的低功耗内存标准，通过提供更高的带宽、更低的延迟和更高的能效比，满足了现代移动设备和高性能嵌入式系统对内存需求的挑战。LPDDR5作为最新一代的低功耗内存标准，通过提供更高的带宽、更低的延迟和更高的能效比，满足了现代移动设备和高性能嵌入式系统对内存需求的挑战。LPDDR5作为最新一代的低功耗内存标准，通过提供更高的带宽、更低的延迟和更高的能效比，满足了现代移动设备和高性能嵌入式系统对内存需求的挑战。CPU的缓存：CPU的缓存是一种高速存储器，用于暂时存储CPU经常访问的数据和指令。
LPDDR5-JEDEC标准
04-01
LPDDR5的JEDEC标准和一些自己做的笔记，相关的感兴趣的同事应该能能够知道该资源
LPDDR5_Specification.pdf
12-12
LP5规范，未发布，需要以最终发布为准。 DISTRIBUTION: List all committees that this ballot should be distributed to JC-42.6
LPDDR5X Specification
05-12
LPDDR5X Specification LPDDR5X Specification是JEDEC（Joint Electron Device Engineering Council，固态技术协会）发布的一份技术规范，用于定义低功率双数据速率5（LPDDR5）存储器的技术要求和规格。这份规范是...
LPDDR5 (6400M) specification
05-12
LPDDR5（6400M）规格是JEDEC（固态技术协会）制定的一种低功耗双数据速率5代内存标准，旨在提高移动设备和嵌入式系统的内存性能，同时降低能耗。JESD209-5是该标准的具体版本，发布于2019年2月。LPDDR5的引入对现代...
LPDDR4和LPDDR5的供电和电源分析
02-14
LPDDR4和LPDDR5的供电和电源分析 LPDDR 结构DDR PHY 是 DDR controller 和 DRAM 之间的桥梁，它在 DDR IP 市场上占据着较高的市场份额。然而，DDR PHY 具有较高的技术门槛，要在这类 PHY 上实现突破并不容易。DDR ...
LPDDR5 最新官网版本，中文翻译JEDEC JESD209-5C
08-19
LPDDR5 JEDEC JESD209-5C中文版本，最新版本2023.06
LPDDR5信号完整性研究.pdf
02-25
《LPDDR5信号完整性研究与优化》 在现代高速数据传输技术中，信号完整性的研究至关重要，尤其是在LPDDR5（低功耗双倍数据速率第五代同步动态随机存取存储器）这种高带宽内存系统中。本文由Sunil Gupta博士在...
【DRAM存储器五十】LPDDR5介绍--NT ODT与link ECC
最新发布
highman110的博客
04-16 65
简述LPDDR5的NT ODT、Link ECC功能
Verilog实现ECC校验
03-16
### 如何用 Verilog 实现 ECC 校验 ECC（Error Checking and Correction）是一种用于 NAND Flash 的差错检测和修正算法。它能够纠正单比特错误并检测双比特错误，但对于多于两比特的错误则无法完全保证检测能力[^1]。 #### 1. 数据结构设计 为了实现 ECC 校验，在硬件上通常会将输入数据分为多个部分进行处理。假设我们针对每 256 字节的数据块生成一组 ECC 校验码。这些校验码由行列校验组成： - **列校验**：对每一列的所有比特位执行 XOR 运算。 - **行校验**：对每一行的所有比特位执行 XOR 运算。 最终得到的结果可以存储到特定寄存器中作为校验码的一部分。 #### 2. Verilog 实现逻辑 以下是基于上述原理的一个简单 Verilog 实现示例，该模块实现了对 256 字节数据块的 ECC 编码功能。 ```verilog module ecc_encoder ( input wire clk, input wire reset_n, // Active low reset input wire [7:0] data_in, // Input byte stream (8 bits at a time) input wire valid_data, // Indicates whether the current 'data_in' is valid output reg [23:0] ecc_code,// Output ECC code (generated after all bytes are processed) output reg ready // Ready signal to indicate completion of encoding process ); parameter DATA_WIDTH = 8; // Data width per cycle (in bits) parameter BLOCK_SIZE = 256 * 8;// Total number of bits in one block (256 bytes) reg [BLOCK_SIZE - 1 : 0] data_buffer; integer i; always @(posedge clk or negedge reset_n) begin if (!reset_n) begin data_buffer <= {BLOCK_SIZE{1'b0}}; ecc_code <= 24'd0; ready <= 1'b0; end else begin if (valid_data && !ready) begin // Store incoming data into buffer sequentially data_buffer[i*DATA_WIDTH +: DATA_WIDTH] <= data_in; i <= i + 1; // Once we have received all 256 bytes, calculate ECC codes if (i >= BLOCK_SIZE / DATA_WIDTH) begin integer j, k; // Reset counters for column parity calculation reg [7:0] col_parity [0:7]; for (j = 0; j < 8; j++) begin col_parity[j] <= 8'h00; end // Calculate column parities by iterating through each bit position across rows for (k = 0; k < BLOCK_SIZE; k += 8) begin for (j = 0; j < 8; j++) begin col_parity[j] ^= data_buffer[k+j]; end end // Assign first part of ECC from column parities ecc_code[23:16] <= col_parity[0]; // Column Parity Bit 0 ecc_code[15:8] <= col_parity[1]; // Column Parity Bit 1 ecc_code[7:0] <= col_parity[2]; // Column Parity Bit 2 // Row parity can be calculated similarly but omitted here due to space constraints. ready <= 1'b1; // Indicate that computation has finished end end end end // Clear state when done processing always @(posedge clk) begin if (ready) begin i <= 0; ready <= 1'b0; end end endmodule ``` 此代码片段展示了如何通过逐字节读入的方式构建一个完整的缓冲区，并利用 XOR 操作来完成列校验的部分计算过程。对于实际应用而言，还需要进一步扩展以支持更复杂的行校验以及可能存在的其他优化措施。 #### § 1. 如果需要提高 ECC 对多位错误的容忍度，有哪些改进方法？ 2. 在 FPGA 上部署此类 ECC 计算单元时需要注意哪些性能瓶颈？ 3. 是否存在更适合实时图像传输场景下的替代方案？比如 CameraLink 协议下是否有类似的机制[^2]？ 4. 当前实现方式是否适合大规模生产环境中的高密度 NAND 存储设备？ 5. 能否调整现有架构使其兼容不同大小的数据块而无需重新编译 HDL 文件？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值