内存控制器(MC)和DDR phy的集成

内存子系统是 SoC 中最复杂的系统之一，对芯片的整体性能至关重要。近年来，内存市场呈爆炸式增长，在移动、消费和企业系统中势头强劲。这不仅导致内存控制器 （MC） 越来越复杂，还导致将内存子系统连接到外部 DRAM 的 PHY变得非常复杂。

由于 SoC 和 DRAM 之间的数据高速传输，因此有必要对内存接口信号进行复杂的training以获得最佳操作（更好的眼图）。

MC 和 PHY 的集成是一个重大挑战，特别是如果两个IP 块来自不同的供应商（当然即使同一家供应商也可能是独立开发的）。关键原因是内存协议的快速发展，以及控制器和 PHY 之间的 DFI 接口在 MC-PHY training的要求方面没有完全指定，或者在某些情况下是模棱两可的。

为什么 MC-PHY 集成现在不是一个大问题？

随着 DFI MC-PHY 接口规范的推进，事情正朝着正确的方向发展。对于不熟悉 DFI 的人来说，这是一个行业标准，它定义了任何通用 MC 和 PHY 之间的接口信号和协议。自 2006 年 DFI 1.0 问世以来，该规范稳步