PIN/PAD Design in SoC - 1 （待续）

1.确定pad opening的尺寸
一般前端工程师不需要关心这个，不过有时候由于总总原因，比如测试、封装、面积成本等原因也不得不考虑一下。
主要考虑两个方面来确定opening的尺寸，一是做wafer probetest时需要接触探针的部分，由于探针的撞击可能出现凹痕，有些封装厂认为这部分区域就不适合做bondingwire了。所以需要跟做waferprobe的厂商确认probe需要的面积，然后加上封装厂做bonding时需要的面积，总面积就是padopening的大小了。有时候两者可以有一定的重合。
bonding所需面积的影响因素有几种，bonding wire的直径、数量和材质。这些封装厂都会提供一个数据给designhouse做为要求。这里不得不说的是，做IC的又少了一条生路了，以前失业了还可以收收废电路板，把上面的芯片拆下来炼炼金子，以后都改成铜线的bondingwire了，这个财路估计是不可能有了。
这部分工作由于需要各个厂商交互，所以一般由万能的前端工程师完成尺寸计算，然后交由悲催的后端工程师具体实现。有时候可能还需要foundry和IP提供商参与评估，因为现在CUPIO越来越被广泛使用了，要修改人家设计好的padopening，可能对于其下的电路来说会有一定的影响。不知道大家都用什么尺寸的CUP？：）有时候需要考虑CUP IO的尺寸和padopening的尺寸的配合问题，工艺越来越先进，gate越来越小，而IO却没有明显的减小。对于padlimited的设计来说，有时候pad opening做的太小也没有意义，因为下面的IO已经摩肩接踵了。有时候计算出的最小padopening，也会制约IO cell的摆放密度。这也是一个需要折衷的地方。
今天的最后再啰嗦两句，pin/pad设计虽然有意思，不过也十分繁琐，是个吃力不讨好的活儿，需要很大的耐心。
（待续）