IC设计错误案例004：delay对异步握手机制的影响

最新推荐文章于 2023-08-09 17:38:31 发布
最新推荐文章于 2023-08-09 17:38:31 发布
阅读量595 收藏 2
点赞数 1
分类专栏： IC设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/icxiaoge/article/details/103333290
版权
本文探讨了在IC设计中，路径延迟如何影响异步握手信号的正确性，可能导致功能错误。问题在于不同信号的延迟不一致，导致接收端无法正确识别握手请求。解决方案包括设计可配置的时序间隔和约束路径延迟以减少skew，确保信号同步。
摘要由CSDN通过智能技术生成

1、路径延时对异步握手信号会造成哪些影响？

在异步总线设计中，异步握手信号和数据命令等信号之间有明确的时序要求，要求保证握手信号（本文为bus_request）有效时（本文为1），数据命令等信号必须保持稳定，此要求不仅发送端要满足，当信号达到接收端的时候同样需要满足。在完成布局布线和时钟树插入后，信号的路径延时可能会比较大，并且不同信号延时大小不一致，从而导致信号抵达目的端的时候不满足此要求，从而无法实现正确握手。

2、路径delay skew造成异步握手功能错误

如下图所示为异步握手信号时序图，其中，bus_request为握手请求信号，为1表示发起握手请求。左图为正确时序要求，bus_request为1之前，bus_data_address/bus_command/bus_data必须保持稳定，满足此时序要求才能正确握手，不会发送亚稳态。

而在实际电路中，由于不同路径延时的不一致，从master传输发出的时序是满足要求的，而到到达slave端口的时序是不满足要求的。如下图所示，bus_data_address/bus_command/bu

最低0.47元/天 解锁文章
IC小鸽
关注
专栏目录
如何成为一名高级数字 IC 设计工程师（5-1）理论篇：时钟技术
新芯设计的博客
06-17 561
本文来自于《芯片原厂必学技术》的《系统篇》专栏，《芯片原厂必学技术》目前包括了工具篇、脚本篇、系统篇、实践篇、验证篇五大篇章，都是来自芯片原厂的真实干货。
【数字IC前端笔试真题精刷（2022.7.3）】蔚来——数字IC设计工程师
努力，加油每一天鸭~
05-09 987
【数字IC前端笔试真题精刷（2022.7.3）】蔚来——数字IC设计工程师
异步bus交互（二）— 握手协议（2）
qq_44816673的博客
05-02 2019
跨时钟域处理 & 亚稳态处理 1.概述 常见的跨时钟域信号处理方法都有哪些呢？有如下的三种： （1）两级DFF同步器 （2）握手协议 （3）异步FIFO . . 2.一个复杂的握手信号 如果频率较高的时钟域A中的信号D1 要传到频率较低的时钟域B，但是D1只有一个时钟脉冲宽度（1T），clkb 就有几率采不到D1了，如图1。 因此只有当D1 在很长一段时间内为1或0，确保一定可以被clkb采样到，才能用两级DFF同步器处理。 如果信号D1 只有1T或几个T的脉宽，又需要传到时钟频率较低甚至或快或慢
数字IC验证及设计问题汇总
weixin_42693865的博客
07-02 131
数字IC设计及验证问题总结
IC设计错误案例007：加法溢出导致的错误
IC小鸽的博客
10-24 592
1、加法溢出导致的功能错误 如下图所示错误代码中，当byte_add+byte_save等于256的时候，我们期望的的信号more_than_64应该为1，而实际上在错误代码中（byte_add+byte_save)与8’d64比较，（byte_add+byte_save)可能会被理解为8’d0，即被理解成8bit信号,more_than_64等于0，功能错误。在芯片设计中，有可能因为EDA工具之间差异导致对（byte_add+byte_save)>8’d64的理解不一样，导致VCS等工具RTL级仿
IC设计错误案例003：跨时钟模块错用软复位造成的危害
IC小鸽的博客
10-18 697
1、配置信号跨时钟要求使用硬复位 在IC设计中，硬复位用于配置寄存器和配置信号的跨时钟模块。即一个配置信号cfg_mac_mode是由硬复位驱动的，如果要同步到其他时钟域，跨时钟模块需要使用硬复位，而不能使用软复位。 2、配置信号跨时钟错用软复位的危害 而在上电复位过程中，硬复位和软复位一般处于复位状态，需要依次释放，一般先释放硬复位，配置好配置信号，然后才释放软复位。 正确设计： 采用...
verilog编写异步时序中的握手信号
SLAM_masterFei的博客
05-29 4922
在数字电路设计中，往往不存在一个系统共用一个时钟源的情况，在异步电路中，为了使得数据之间的传输不发生错误，基本有以下三种方式：1.寄存器打两拍 2.握手信号 3.异步fifo 下面简单介绍一下握手信号，做过iic通信的小伙伴应该知道在iic通信里会有一个ask应答信号来表明数据的正确传递，那么它到底是怎么产生的呢？来看下图 上图din为clk_1时钟下产生的数据，在clk_2时钟下产生dout，由于clk_1时钟明显比clk_2时钟来的快，显然打两拍方法根本不可能采集到正确的数据（没有满足3个沿）。所以
来讲一讲面试必问的异步FIFO设计！
笨蛋大乌龟的博客
08-09 998
异步FIFO设计可以说是数字IC设计工程师面试时必问的一个问题了，也是我们经常使用但是又往往被忽略的一个东西，今天就展开详细说一说不同深度（2^N或者非2^N）异步FIFO的设计思想；
数字ic秋招知识点合集
最新发布
08-26
此外，还要熟悉IC设计常用术语，如MMU（Memory Management Unit）的功能，Verilog的二维数组初始化，数据类型的仿真速度影响，以及综合中input/output delay的设置等。掌握这些知识点对于数字IC的秋招面试至关重要，...
异步bus交互（二）— 握手协议（1）
qq_44816673的博客
05-02 2625
跨时钟域处理 & 亚稳态处理 1.概述 常见的跨时钟域信号处理方法都有哪些呢？有如下的三种： （1）两级DFF同步器 （2）握手协议 （3）异步FIFO . . 2.一个简单的握手信号 使用握手信号“xreq”和“yack”，“系统x”将数据发送给“系统y”。下面是使用握手信号传输数据的例子。 发送器“系统x”将数据放在数据总线上并发出“xreq”（请求）信号，表示有效数据已经发到接收器“系统y”的数据总线上。 采用两级D触发器缓存，把“xreq”信号同步到接收器的时钟域“yclk”上，
异步跨时钟握手协议
m0_65965766的博客
05-02 296
多比特跨时钟之握手协议
异步跨时钟域握手处理（Verilog）
FPGA小学生的博客
08-23 2758
RTL代码： module req_ack( input clk_a, input rst_n, input pulse_a, input clk_b, output pulse_b ); reg req; //请求信号 reg [2:0]req_b; reg ack; //应答信号 reg [2:0]ack_a; always@(posedge clk_a or negedge rst_n)begin if(!rst_n) req <= 1'b0; else
IC/FPGA手撕代码系列（一）：轮询仲裁器、异步握手信号处理、序列检测、格雷码转换
yueqiu693的博客
06-02 2401
IC手撕代码
（一）串口通信：同步通信与异步通信的区别；异步通信：握手、收发过程、心跳包、定时器、粘包、拆包、丢包、误包（或误码）、帧结构、奇偶校验、CRC校验等等
xpj8888的博客
07-02 6339
目录 第一章、简介 第二章、并行通信 第三章、串行通信 3.1、同步通信 3.1.1、同步通信的原理 3.1.2、同步通信的数据格式 3.1.3、同步通信特点 3.2、异步通信 3.2.1、异步通信的原理 3.2.2、典型异步通信的帧结构 3.2.3、异步通信其他的帧结构 3.2.4、CRC校验 3.2.5、异步通信特点 第四章、串口异步通信的工程应用 参考： h...
IC数字常见问题（四）握手处理和异步FIFO
buzhiquxiang的博客
07-20 3642
握手信号 握手电路的实现： 双方对握手信号（req和ack）分别使用脉冲检测方法进行同步 接收方利用脉冲有效沿对传输的数据进行锁存 完成数据锁存后通知接收方 module handshake( clk, rst_n, req, ack, datain, dataout ); input
FPGA基础知识19(FPGA异步时钟设计中的同步策略 异步时钟 打两拍 握手机制)
热门推荐
时间的诗
07-15 1万+
需求说明：IC设计基础内容       ：异步时钟处理方法来自       ：时间的诗原文：https://wenku.baidu.com/view/586e8afb7e21af45b307a8b8.html原文：http://ee.ofweek.com/2011-12/ART-11001-2800-28592636.html1 引言　　基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就...
跨时钟域握手信号的实现（Verilog）
weixin_45614076的博客
11-03 3097
跨时钟域握手信号的实现（Verilog）
时序逻辑异时钟域造成D触发器亚稳态问题及解决方法
qq_35608277的博客
02-11 2015
D触发器响应需要满足建立时间和保持时间要求 单bit信号 引入同步机制，防止亚稳态传播 verilog描述 always@(posedge clk or negedge rst_n) begin if(rst_n==0) begin a<=0; a1<=0; a2<=0; end else begin a<=dout; a1<=a; ...
（1）D触发器verilog描述
kouq123的博客
11-18 6997
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
数字IC设计工程师面试精华：同步与异步逻辑详解
数字IC设计工程师的笔试面试题目往往注重理论与实践相结合，考察应聘者对数字逻辑设计的理解深度。以下是一些关键知识点： 1. 同步逻辑与异步逻辑的区别： 同步逻辑是所有触发器的时钟信号同步，如在时序逻辑电路...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值