CML、LVPECL和LVDS

已于 2022-12-01 15:37:56 修改
阅读量1.4k 收藏 18
点赞数
分类专栏： 硬件设计基础 信号完整性 文章标签： CML VML LVDS LVPECL
于 2022-11-30 22:50:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/impossible1224/article/details/128123525
版权
本文介绍了电流模式驱动器（CML）和电压模式驱动器（VML）的区别，CML驱动器依赖于NMOS晶体管和上拉电阻来驱动信号。LVDS、LVPECL和VML接口的输出摆幅不受负载阻抗影响。在互连技术中，讨论了直流耦合和交流耦合的应用。文章还涉及了在不同逻辑电平（如LVPECL、VML、CML和LVDS）之间的接口问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1、Current-mode drivers  VS Voltage-mode drivers

https://people.engr.tamu.edu/spalermo/ecen689/lecture11_ee689_tx_circuits.pdf

2、CML（Current Mode Logic）

CML drivers that are built from an open-drain differential pair and a voltage-controlled current source using NMOS transistors.

The outputs (Output+ and Output–) require pullup resistors to VDD because the NMOS transistor can drive only falling edges efficiently and needs the pullups to help drive rising edges.

The output voltage swing is load dependent.

单端P或N：

高电平：VCC

低电平：VCC - 16mA *(50//50)= VCC - 0.4V

Note：输出端和输入端50欧姆并联。

差分P-N：

高电平：VCC - (VCC - 0.4V) = 0.4V

低电平：(VCC - 0.4V) - VCC = - 0.4V

摆幅Swing = 0.4 - (-0.4) = 0.8V

交流耦合的偏置电压取决于输入端，传过去的只是摆幅

所以，左图只是一个个例！

3、LVDS（Low Voltage Differential Signals）

4、LVPECL（Low Voltage PECL）

5、VML（Voltage Mode Logic）

The output swing of VML interfaces is independent of the load impedance.

6、互连

6.1、DC Coupling

6.2、AC Coupling

Interfacing Between LVPECL, VML, CML, and LVDS Levels

Introduction to LVDS, PECL, and CML

高速逻辑电平LVDS、LVPECL、CML一站式详解
weixin_44987757的博客
08-28 3万+
1.TTL、CMOS电平不适用于高速应用的原因： （1）电平幅度大，信号高低电平之间的转换时间长，不适用于传输频率达到200MHZ以上的信号； （2）输出信号为单端信号，传输路径易受到干扰，不利于长线传输； （3）功耗大，大家都知道TTL器件的静态功耗较大，即使静态功耗小的CMOS器件，由于电平摆幅宽，其动态功耗也偏大。 所以以上所有的缺点就是高速电平的突出特点！！！！！ 2.高速逻辑电平详解： 详解之前先整体感知一下这三种电平的一些重要特性（图1） 2.1、LVDS lvds指低压差分信号，是一种最高支
LVDS、PECL和CML介绍
王世宏的专栏
06-13 7040
标签： 无标签 【转】LVDS、PECL和CML介绍 LVDS、PECL和CML介绍 2007-10-29 10:28 摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口：PECL (Positive Emitter-Coupled Logic)、LVDS
高速逻辑电平的比较
最新发布
selin19860818的博客
03-16 399
一方面，由于CML和LVPECL内部的三极管工作于非饱和态，逻辑状态翻转速率高，能支持极高的数据速率。另一方面，LVDS输入差分对摆幅 VD较小，仅100mV，噪声容限较小，无法支持极高速的速率，而CML和LVPECL的Vm相对较大,使得噪声容限增大，有利于高速传输。LVDS差分对摆幅最小，因此功耗也最小，在工作速率相同的条件下，功耗尚不及LVPECL的三分之一；LVPECL和CML的差分对摆幅相对较大，且内部三极管工作于非饱和态，功耗较大，基于结构上的差异，CML的功耗稍低于LVPECL。
差分逻辑电平——LVDS、CML、LVPECL、HCSL互连
weixin_45365488的博客
03-12 3万+
首先了解差分逻辑电平结构，也包括单端逻辑电平常见的逻辑电平_常用的逻辑电平-CSDN博客注：ECL >> PECL >> LVPECL演变而来；QDR（Quad Data Rate):四倍数据倍率本文章只涉及差分逻辑电平:LVDS 、LVPECL、CML （高速）(最常用）在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换为其他类型的差分逻辑，来衰减摆幅电平并重新偏置共模输入接收器。
LVDS、LVPECL、CML三种高速逻辑电平的比较
weixin_42304393的博客
10-26 1447
LVPECL最大，因为这两个信号摆幅较大，且工作在非饱和态，所以功耗很大，②LVDS输入差分对摆幅Vid较小，仅为100mV，所以LVDS噪声容限较小，无法支持极高的速率。③CML和LVPECL的Vid摆幅相对较大，使得噪声容限大。（4）工作速率方面： ①由于CML和LVPECL内部的三极管工作在非饱和态，所以逻辑电平的翻转速率高，能支持极高的传输速率。三种电平中，仅LVDS有国际标准，CML和LVPECL的参数都需要从手册去了解。LVDS、LVPECL和CML都是高速设计常用的逻辑电平，各具特色。
电平设计基础：LVDS&CML 电平
Me sl ·的博客
12-22 2765
LVDS ：低电压差分信号（Low-Voltage Differential Signaling）是美国国家半导体（National Semiconductor, NS）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据（采用CMOS 工艺的低电压差分信号器件），实现点对点（或则点对多：M-LVDS）的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及PCB内的通信链路。
常见信号逻辑电平标准介绍：TTL、CMOS、ECL、LVDS、CML
liuchj的博客
09-11 1万+
逻辑电平是指数字信号电压的高、低电平，相关参数定义如下：（1）输入高电平门限Vih：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平;（2）输入低电平门限Vil：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平;（3）输出高电平门限Voh：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh;
关于差分晶振的LVDS、LVPECL、HCSL、CML模式介绍及其相互转换
weixin_42814693的博客
06-14 1万+
差分晶振一般用在高速数据传输场合，常见的有LVDS、LVPECL、HCSL、CML等多种模式。这些差分技术都有差分信号抗干扰性及抑制EMI的优点，但在性能、功耗和应用场景上有很大的区别。下图列举了最常用的几种差分信号技术和它们的主要参数。LVDS信号的摆幅低，为±350mv, 对应功耗很低。但速率可达3.125Gbps。总的来说电路简单、功耗和噪声低等优点，使LVDS成为几十Mbps及至3Gbps应用的首选。LVPECL信号的摆幅为±800mv或更高,所以其功耗是大于LVDS信号的。 ...
LVPECL_LVDS_HSTL_CML之间的交流耦合.pdf
07-10
每种接口技术都具有其特定的电平参数和应用场景，例如，CML在高速通信系统中应用广泛，而LVDS则常用于低功耗的应用。在设计高速电路时，工程师必须清楚理解各种信号接口的特点，并合理选择交流耦合方案，以确保电路...
LVPECL、VML、CML、LVDS接口定义介绍
07-26
本文将详细介绍四种主要的逻辑电平接口：低电压正极性/伪发射极耦合逻辑（LVPECL）、电流模式逻辑（CML）、电压模式逻辑（VML）以及低电压差分信号（LVDS）。这些接口在当今通信系统中广泛应用，而TI（德州仪器）的...
DC-Coupling_Between_Differential_LVPECL,_LVDS,_HSTL,_and_CML.pdf
11-09
《直流耦合在LVPECL、LVDS、HSTL和CML差分信号之间的应用》 本报告详细探讨了不同逻辑电平之间的接口方法，尤其是直流耦合在以下几种差分信号之间的应用：低电压正参考发射极耦合逻辑（LVPECL）、低电压差分信号...
各种电平（LVDS、PECL、CML） 介绍
11-21
各种电平（LVDS、PECL、CML） 介绍 LVDS、PECL和 CML介绍
高速电路(PECL、LVECL、CML、LVDS)接口原理与应用
06-06
高速电路(PECL、LVECL、CML、LVDS)接口原理与应用
差分时钟接口详解，LVDS,LVPECL,HCSL,CML
07-15
差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型
LVPECL_LVDS_HSTL_CML_差分对的 AC 耦合
01-20
本文档提供了差分线 AC 耦合技术的参考设计向导，将从 LVPECL （low-voltage positive-referenced emitter coupled logic 低压正电压射极耦合逻辑）、LVDS（ low-voltage differential signals 低 压 差 分 信 号 ） 、 HSTL （ high-speed transceiver logic 高速晶体管逻辑）、CML（current-mode logic 电流模式逻辑）四种差分逻辑进行介绍，并且提供了 16 中接线实例。
计算机
weixin_45746803的博客
10-13 350
## 标题我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会我不会...
差分晶振LVPECL与LVDS的区别
u013273161的博客
10-16 1万+
差分晶振近年来逐渐出现在我们的视线中，以及越来越多的电子工程师会更青睐差分晶振。随着信息化的发展，差分晶振高性能、低功耗、低噪声的优点，使其成为很多设计适合的方案。但仍有不少电子工程师对差分晶振选型上存在误区以及盲点。差分晶振与常规晶振不同，差分晶振有不同的输出信号，LVPECL，LVDS，HCSL是差分晶振通用的输出信号，其中前两者较长被应用于各大差分系统中，那么两者有什么区别吗，在电路工作原理...
LVDS,CML,LVPECL,VML接口详细介绍
热门推荐
mrwangwang的专栏
02-06 3万+
在平时的工作中，经常会接触到各种差分电平的转换，网上也有很多这样的资料，但发现有些混乱，所以找了TI的这份文档进行翻译，一是系统的归类一下，二是自己也能通过这个来加深理解和学习。这个文档对于各个电平的结构讲解的一般，很多是根据TI的器件来说的。但是其后半部分连接方式的讲解是非常有价值的，通过这部分可以从原理上了解匹配和偏置电路的搭建，强烈建议大家一读。 1概要 随着通讯速度的提升，出现了很多差...
PECL、LVDS和CML电平
mshgocn的博客
09-24 7163
芯片间互连通常有三种接口：PECL（Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML（Current Mode Logic）。 各接口电平规范     ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值