FPGA中用case语句描述4选1MUX

        定义输入为in1,in2,in3,in4,cntrl1,cntrl2;输出为out;则:

module    mux4_1b(in1,in2,in3,in4,cntrl1,cntrl2,out);

    input    in1,in2,in3,in4,cntrl1,intrl2;
    output    out;
    reg    out;

always @(in1 or in2 or in3 or in4 or cntrl1 or cntrl2)
    begin
        case({cntrl1,cntrl2})
            2'b00: out=in1;
            2'b01: out=in2;
            2'b10: out=in3;
            2'b11: out=in4;
            default: out=2'bx;
        endcase
    end
endmodule

  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值