回到首页:2023 数字IC设计秋招复盘——数十家公司笔试题、面试实录
推荐内容:数字IC设计学习比较实用的资料推荐
题目背景
- 笔试时间:2022.08.14
- 应聘岗位:数字IC设计
- 笔试平台:赛码
题目评价
- 难易程度:★★★★★
- 知识覆盖:★★★☆☆
- 超纲范围:★★★☆☆
- 值得一刷:★★★☆☆
文章目录
- 单选题 5分
-
-
-
- 1 关于Verilog中的function语句,以下说法错误的是:
- 2 针对跨时钟域处理,以下说法正确的是:
- 3 以下关于软件中的堆栈的说法,错误的是:
- 4 十进制数1.625的二进制表示是多少
- 5 关于GPIO说法不正确的是:
- 6 两个8bit有符号位相乘,其结果最少需要的位宽是多少?
- 7 reset后,将数值按照32bit的数据从msb到lsb依次输入给din,经过32个时钟后,最终dout输出为2'b10的数为
- 8 下面哪个不是CPU流水线操作:
- 9 以下verilog模块m1执行结束后,变量data的结果为:
- 10 书写状态机时,状态机的状态推荐使用哪一种编码
- 11 在64位cpu.上选择缺省对齐的情况下,sizeof(A)的值为
- 12 下列不是C语言关键字的是:
-
-
- 多选题 5分
单选题 5分
1 关于Verilog中的function语句,以下说法错误的是:
- A 函数的定义只能位于module中,不能位于过程块中
- B 函数的定义中不能出现过程块语句