大疆笔试题——FPGA开发工程师

目录

1. 下列关于多 bit 跨时钟域的处理思路，错误的有（）

2. 对 12.918 做无损定点化，需要的最小位宽是多少位，位宽选择11位时的量化误差是多少？

3. 两个噪声源的均方根噪声幅度分别是 10 uVrms，5uVrms；两个噪声源叠加后的均方根噪声幅度不可能是以下值中的哪个？

4. 考虑如下的 4*4 的“二维仲裁器”，R00 到 R33 为输入，G00 到 G33 为输出，N 和 W 也为输入，E 和 S 也为输出，假设所有的逻辑门（包括非门/与门/反相器）延时都为 1 ns，请问该电路的最大延迟为？ （D）

5. 下图所示 4 bit 右移位寄存器，0 时刻 ABCD 初始状态为 0111，请写出 5 个时刻以后的 ABCD 的输出？

6. 1 个 16K * 8 位的存储器，其地址线和数据线总和是？

7. 数字系统中，采用（）可以将减法运算转化成为加法运算？

8. 关于流水线设计的理解，错误的是（）？

9. 在 Verilog 语言中，如果 a =1’b1，b = 3’b101，c = 1’b0，则 {a, {3{c}}, b} = ?

10. 下面哪种逻辑门可以实现逻辑 (A XOR B) OR (C AND D)？

11. 关于 DFT（design for test）的描述，错误的是（） 

12. 以下哪个工具不具备逻辑综合功能？

13. 对芯片静态功耗影响最大的是哪一项？ 

14. 组合逻辑电路中的冒险是由于（）引起的？

15. 指令系统中程序控制类指令的功能是（）？ 

16. 在对信号做降采样前添加滤波器，一般需要添加什么样的滤波器，完成什么功能？

17. 假设一个 cycle 只能完成一个（8 bit *8bits）或一个（17 bits + 17 bits）操作，那么设计 16 bits* 16 bits 乘法最少可以多少个 cycle 完成？

18. 下面哪项不是负反馈电路？

 19. 如下关于“线与”逻辑的描述，错误的是：

20. 下列说法正确的是：

---

1. 下列关于多 bit 跨时钟域的处理思路，错误的有（）