硅芯思见：惯性延迟(inertial delay)和传输延迟(transport delay)

最新推荐文章于 2023-06-20 11:19:34 发布
最新推荐文章于 2023-06-20 11:19:34 发布
阅读量2.9k 收藏 25
点赞数 18
分类专栏： 概念 文章标签： 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46345246/article/details/127456802
版权

硅芯思见

更多内容请关注W_e_C_h_a_t↑↑↑↑↑↑↑↑↑↑，其中更新更多内容！

本文纯属学习之用，欢迎指正文中不足，封面图片若有侵权，请及时沟通！

1 基本概念

在数字实现过程中，延迟一般有以下几种：

分布式延迟（Distributed Delays）

一般用来指定模块内部信号通过逻辑单元或者线网耗费的时间。

模块路径延迟（Module Path Delays）

模块路径一般指从源（输入端口或者输入输出端口）到目的（输出端口或者输入输出端口）的路径，模块路径延迟是信号从源传输到目的地所耗费的时间，即模块内部延迟。下图为模块路径延迟为10的示意图：

最低0.47元/天 解锁文章
硅芯思见
关注
  • 18
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 16
    评论
专栏目录
Simulink仿真教程4---模块库介绍
qlexcel的专栏
08-03 3万+
Simulink拥有非常多的模块，利用这些模块进行组合可以完成很复杂的各种功能的模型。众多的模块也是Simulink强大功能的基础。现在我们来简单认识一下他们，在以后设计模型时，也好有个印象。（这些库里面的模块，不用特意去记，下面的内容看看就行了，以后要用哪些模块，再去学习就行了。把鼠标放在模块上，会显示提示信息，可以简单了解模块功能） 打开模块库，可以看到下面的...
VHDL-延迟模型-惯性延迟与传输延迟
vizio.blog.csdn.net
02-15 1808
VHDL-延迟模型-惯性延迟与传输延迟 after和transport的用法区别
惯性延时和传输延时
11-10 3385
固有延时也是惯性延时，是任何电子器件都存在的一种延时特性，主要物理机制是分布电容效应。 传输延时：与固有延时相比，其不同之处在于传输延时时表达的是输入与输出之间的一种绝对延时关系。传输延时并不考虑信号持续的时间，它仅表示信号传输推迟或延迟了一个时间段，这个时间段即为传输延时。 ...
传输时延和传播时延
现从事游戏开发领域 | 团队项目be_with开发进行中 web方向感兴趣者私 ——We can do all things.
08-15 6401
传输时延也称发送时延。 可以用公交车的例子来打比方。传输时延好比公交车开到站台前，站台上等候该公交的乘客从第一个上公交到最后一个上公交结束所花的时间便是传输时延；而公交车载着乘客从这一站开到下一站的路上所花的时间就是传播时延。 而在网络结构中，我们把数据发送到传播媒介上的过程便是乘客上车的过程；而数据通过电磁信号或光信号的形式在传播媒介上进行传播所花的时间便是传播时延。 ...
时序电路的传输延时
weixin_43781229的博客
08-04 5712
时序电路的传输延时 1. 下图是时序电路的一些基本延时参数 2. 触发器时序电路所要满足的条件 2.1 组合逻辑电路所要满足的最大延时 在理想情况下，整个时钟周期都可以用来在组合逻辑中进行计算，但是，触发器的时序开销将减少这一计算时间。如果组合逻辑的延时太大，那么接收元件因没有充分的建立时间而将采样错误的数值，这称为建立时间失效(setup time failure)或最大延时失效(max-delay failure)。它可以通过重新设计逻辑使逻辑速度加快或加长时钟周期来解决。下图显示了假设时钟为无偏斜的理
RTL基本知识：惯性延迟和传输延迟
weixin_30952535的博客
05-12 2959
1 基本概念 在数字实现过程中，延迟一般有以下几种： 分布式延迟（Distributed Delays） 一般用来指定模块内部信号通过逻辑单元或者线网耗费的时间。 模块路径延迟（Module Path Delays） 模块路径一般指从源（输入端口或者输入输出端口）到目的（输出端口或者输入输出端口）的路径，模块路径延迟是信号从源传输到目的地所耗费的时间，即模块内部延迟。下图为模块路径延迟为...
matlab的欧拉方法代码-inertial-navigation:惯性导航
05-26
惯性导航解算程序 [toc] 1 性质、目的和任务 1.1性质、目的和任务 1.2组织和分工情况 小组中共三人，分别为hj、pzl和myj，每人协作、独立进行了惯导解算程序的设计。 小组成员 分工 hj 解算程序的算法部分、可视化...
Deep_Visual_Inertial_Odometry:视觉惯性测深的深度学习
05-19
深度视觉惯性里程表 基于深度学习的视觉惯性里程计项目。 优点： 轻巧的CNN结构。 没有RNN->更轻。 使用指数映射将图像与惯性数据一起训练。 旋转来自外部姿态估计。 没有RNN，只有卡尔曼滤波器：用于帧到帧位移...
GPS定位代码matlab-Inertial-Navigation-Filter:惯性导航过滤器
05-27
惯性导航估算库 专为APMPlane实现设计的原型21、22、23和24状态扩展卡尔曼滤波器的文件作者：Paul Riseborough 这是具有扩展卡尔曼滤波器算法的捷联惯性导航系统的实现，该算法用于使用以下数据源（取决于滤波器的...
KF.rar_inertial navigation_惯性导航_惯性导航卡尔曼仿真程序
07-13
卡尔曼滤波 程序 实现惯性导航初始对准 可以仿真东向北向天向失准角
大型ICF装置靶场传输光路排布研究
02-06
靶场传输光路排布作为靶场光传输系统总体结构设计的依据，在满足物理和光学等要求的基础上，还应重点考虑工程建设成本和系统维护性能。随着ICF装置规模的增大，打靶激光光束数量增加，靶场传输光路排布难度增加。...
分组传输过程中的几种延迟
热门推荐
chenkaibsw的专栏
01-02 2万+
1.性能指标：速率、带宽、延迟/时延速率：即数据率或称数据传输速率或比特率，速率是以单位时间（秒）传输信息（比特）量来衡量的。单位：b/s(或者bps)、kb/s、Mb/s、Gb/s    带宽：通常是数字信道所能传送的最大数据率，单位:b/s(bps)。延迟：延迟包括结点处理延迟+排队延迟+传输延迟+传播延迟说明：在分组交换网络中，分组到达路由器，路由器会按照存储转发的方式先收下来，收下来先暂存...
详解通信协议之IIC通信协议
最新发布
qq_41818650的博客
06-20 2768
本文结合AT24C02对IIC原理进行了描述。
传输时延和传播时延（补充：频段，信道带宽，数据速率的区别，以及帧大小和帧长）
weixin_69884785的博客
05-17 3456
传输时延和传播时延（补充：频段，信道带宽，数据速率的区别，以及帧大小和帧长）内容多多，保有收获
PCB设计之信号的传播延时
DiaoaoMuMa的博客
04-01 2344
源同步时钟主要是DDR信号，在DDR设计中，DQ（数据）信号参考DQS（数据选通）信号，CMD（命令）信号与Ctrl（控制）信号参考CLK（时钟）信号，由于DQ的速率是CMD&Ctrl信号速率2倍，所以DQ信号和DQS信号之间的传输延时要求比CMD&Ctrl和CLK之间的要求更高。Case1：过孔带来的时延差值为11ps，这个就很好理解了，过孔有一定的物理长度，该过孔长1mm，过孔本身还具有寄生电容和寄生电感，所以实际带给信号的传输线延会比普通传输线要大，本例中是11ps，而且这个延时跟频率有一定关系。
关于延迟模型（Delay Model）在VHDL与Verilog的简单总结与语法区别
weixin_58946213的博客
08-03 3863
延迟模型（Delay Model），也被称为时延，是在编写VHDL或者verilog硬件描述语言中常用且具备工程意义的描述语法。为加强对其在VHDL与verilog中使用规范与原则的理解与记忆，在此对延迟模型进行简单总结以及列出其在两种硬件描述语音中的语法。 1. VDHL中的延迟模型 在VHDL中，时延模型分为三类，分别为传输延迟模型（Transport delay model），惯性延迟模型（Inertial delay model）以及“拒绝-惯性”延迟模型（"Reject-Inertial" d
【 Vivado 】输入延迟约束（Constraining Input Delay）
Reborn Lee
12-27 1万+
前几篇博文提到了四种时序路径：基本的时序约束、分析的概念 1) FPGA内部时序单元间的路径 2) 输入端口到FPGA内部时序单元的路径 3) FPGA内部时序单元到输出端口的路径 4) 输入端口到输出端口的路径 其中1. FPGA内部时序单元间的路径中，时序分析所需要的时间参数：Tclk-D1, Tclk-Q, Tdata_...
【 Vivado 】输出延迟约束(Constraining Ouput Delay)
Reborn Lee
12-27 8680
FPGA内部时序单元到输出端口的路径也需要约束其output delay，如图1所示框图。 图1        约束output delay的命令是set_output_delay，具体的参数如下： set_output_delay –clock reference_clock –min/-max delay_value [get_ports {DOUT}] [-clock_fall...
网络故障模型之Transition Delay VS Path Delay
changxingjian的博客
01-04 1005
随着集成电路工艺技术的不断进步，今天的集成电路产品具有体积小，集成度高，性能好等特点。一个合格的集成电路产品不仅要实现特定的功能，更要在满足一定性能要求的前提下功能正确。而在130nm及以下的工艺中，人们越来越多的观测到这样一个问题：低频时钟的时候，制造出的芯片功能正确；但当提高到一定程度时就会导致芯片不能正常工作。这种性能相关，导致芯片产品不能满足时序设计需求的制造缺陷正越来越成为影响芯片质量的...
verilog怎样模拟惯性延迟和传输延迟
06-07
在Verilog中可以通过使用延迟模型来模拟惯性延迟和传输延迟。 1.惯性延迟模型 惯性延迟模型是指信号产生的变化会在一段时间后才被其他模块所感知。在Verilog中，可以通过在端口声明时添加延迟参数来实现： ``` module mymodule (input wire a, output wire b); output reg c; // 添加延迟参数 // #delay_time 表示延迟时间 // inertial 表示惯性延迟模型 // 省略了其他声明 input a #10ns inertial, assign b = a & c; always @(posedge clk) begin c <= b; end endmodule ``` 2.传输延迟模型 传输延迟模型是指信号变化会在一个时间单位内传播到下一个模块中，通常用于模拟线上的传输延迟。在Verilog中，可以通过在端口声明时添加延迟参数来实现： ``` module mymodule (input wire a, output wire b); // 添加延迟参数 // #delay_time 表示延迟时间 // transport 表示传输延迟模型 // 省略了其他声明 input a #10ns transport, assign #1ns b = a; endmodule ``` 以上代码中，a端口使用了传输延迟模型，延迟时间为10ns，而b端口使用的是1ns的延迟时间。需要注意的是，在使用传输延迟模型时，需要将延迟时间加在赋值语句后面。 这样，在仿真过程中就可以准确地模拟惯性延迟和传输延迟了。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 16
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硅芯思见

你的鼓励是我创作的最大源泉

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值