（5）vivado不能生成bit文件（学无止境）

最新推荐文章于 2024-01-14 14:01:44 发布
置顶 最新推荐文章于 2024-01-14 14:01:44 发布
阅读量2.7k 收藏 1
点赞数 1
分类专栏： FPGA学无止境
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46498597/article/details/108214525
版权
FPGA学无止境 专栏收录该内容
74 篇文章 21 订阅 ¥99.90 ¥299.90
订阅专栏
本文介绍了在使用Vivado 2019.1版本时遇到的无法生成BIT文件的问题。错误提示为[DRC NSTD-1]，原因是2个逻辑端口未指定I/O标准。解决方法是在约束文件中添加命令`set_property SEVERITY {Warning} [get_drc_checks NSTD-1]`，然后重新尝试生成BIT文件。作者提供邮箱以供读者交流讨论相关问题。
摘要由CSDN通过智能技术生成

1 环境说明

软件：vivado 2019.1

硬件：K7系列FPGA

2 遇到问题

vivado 建立工程、添加源代码、约束文件，生成bit文件报错；vivado提示错误解决办法如下：

[DRC NSTD-1] Unspecified I/O Standard: 2 out of 16 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspec

了解本专栏 订阅专栏 解锁全文
宁静致远dream
关注
专栏目录
订阅专栏
Vivado: 解决Vivado中管脚属性不兼容导致无法生成bit的问题
王师傅
10-27 3058
在确定设计正确的情况下，强制关闭Vivado管脚属性检查，解决无法生成bit的问题
Vivado 生成比特流问题： *[DRC NSTD-1] Unspecified I/O Standard: 210 out of 210 logical ports use I/O standa
weixin_46391939的博客
10-23 824
Vivado 生成比特流问题： [DRC NSTD-1] Unspecified I/O Standard: 210 out of 210 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned specific value.[DRC NSTD-1] Unspecified I/O Standard: 210 out of 210 logical ports use I/O standa
vivado中bit文件怎么没有生成_[走近FPGA]之工具篇（上）-Vivado
weixin_39627405的博客
11-20 3198
工具简介在本专栏之前发布的一篇知乎文章中，已经对SoC设计实验需要用到的相关软件工具进行了简单的介绍，文章链接如下：人生状态机：如何高效利用Arm DesignStart计划开放的处理器核-工具篇​zhuanlan.zhihu.com由于SoC设计实验中既包含硬件的实现（Arm Cortex M系列处理器软核、总线互联模块、各种外设），也包含软件的实现（运行在处理器上的程序），因此在开发过程中需要...
vivado中bit文件怎么没有生成_本周一问 | 工程的bit文件工作正常，但是mcs无法工作？...
weixin_39718006的博客
11-20 685
点击“蓝字”关注我们Q：A7芯片的工程，生成bit文件，系统功能正常。该bit文件转换成mcs文件之后，能够成功写入相应的flash芯片中，然后断电重启，系统功能始终无法工作。检查了vivado中有关 bitstream configure 中的设置，并且降低了rate (3MHz)，其他的基本恢复到默认状态，还是同样的问题。再补充一下大背景：我们A B两个板子，FPGA及其外围原理图完...
Vivado安装、生成bit文件及烧录FPGA的简要流程 fpga开发.pdf
04-22
"FPGA开发中Vivado的安装、生成bit文件及烧录FPGA的简要流程" Vivado是Xilinx公司的一款FPGA开发软件，广泛应用于数字电路设计、FPGA开发、嵌入式系统等领域。下面是Vivado的安装、生成bit文件及烧录FPGA的简要流程...
超级详细的Vivado安装、生成bit文件及烧录FPGA的简要流程.zip
04-22
本文将详细讲解Vivado的安装过程，如何生成bit文件以及如何进行FPGA的烧录。 首先，Vivado的安装是整个流程的基础。在下载完Vivado的安装文件后，双击运行，选择合适的安装路径。注意，安装过程中可能需要安装额外...
Vivado安装、生成bit文件及烧录FPGA的简要流程
10-22
Vivado是一款由Xilinx公司开发的用于设计FPGA的集成开发环境，提供了从设计输入到硬件实现的完整流程，包括综合、实现和生成用于FPGA的比特流文件（bit文件）。本流程将介绍如何在Windows系统下安装Vivado软件，并在...
【Vivado】Bit文件烧录问题
shuwei1990的博客
05-18 1690
遇见BUG（4）不要默认电平标准！
Reborn Lee
06-04 7265
纠错是一个很考验耐心与运气的事情，有时候真的让你怀疑人生。 最近，我再做一个SRIO以及Auraro 通信的事情，使用了Xilinx提供的例程，可是就是这个看似权威的例程，出现了一些让我感觉“莫名其妙”的错误，搞得一头雾水。 今日，就讲讲这个错误是如何解决的吧。 错误一： [DRC NSTD-1] Unspecified I/O Standard: 10 out of 16 logical...
DDR3 MIG核出现[DRC NSTD-1] Unspecified I/O Standard
w1290027的博客
07-08 2530
对应Block Design的mig_7series_0里DDR3_dqs_n的位宽与.v文件里的不匹配。
vivado编译出错：[DRC NSTD-1] Unspecified 1/0 Standard: 185 out of 202 logical ports use l/0 standard...
weixin_42942135的博客
12-15 1546
不过请注意，这样做可能会隐藏潜在的硬件问题，因此只应在你确信忽略这些端口的I/O标准是安全的情况下使用。为解决这个问题，你需要为所有未指定I/O标准的逻辑端口指定一个具体的I/O标准。I/O标准定义了端口的电压水平和特性，需要和你的FPGA芯片及外围设备兼容。指出在你的Vivado设计中有大量逻辑端口没有指定具体的I/O标准（：在你的XDC约束文件中，对每个未指定I/O标准的逻辑端口使用。：查阅你的FPGA和外围硬件的文档，了解所需的I/O标准。：确保所有列出的端口都已经设置了相应的I/O标准值。
FPGA---新手常见问题(FPGA_Vivado_Error)
最新发布
博客
01-14 1564
1）查看用户手册2）网站查找开发板引脚信息表（主板引脚信息）3）相关论坛帖子。
（4）FPGA JTAG接口连接（学无止境）
热门推荐
m0_46498597的博客
08-20 1万+
1 JTAG简介 FPGA烧录bit文件需要用到仿真器，仿真器与FPGA硬件板卡通过JTAG接口连接。JTAG主要起作用的只有五个信号：Test Clock Input（TCK）、Test Mode Selection Input（TMS）、Test Data Input（TDI)、Test Data Output（TDO）、Test Reset Input（TRST）（可选，因为可以通过TMS复位）；各个芯片都有自己的JTAG调试接口，而且各有些不同，有10针，14针，20针的，多余脚其实没有使用。
（19）Xilinx PCIE中断理论（学无止境）
m0_46498597的博客
09-29 4740
0 PCIE中断应用 a）基于PCIE接口数据采集系统中断应用 系统架构：下位机是FPGA（Xilinx K7/V7/A7 FPGA），上位机是CPU（ARM、PowerPC、DSP、PC主机）； 数据处理：FPGA进行数据采集并缓存。当数据缓存到一定程度时，FPGA产生一个中断信号通知上位机接收数据。 b) 基于交换机或者系统状态上报中断应用 系统架构：下位机是FPGA（Xilinx K7/V7/A7 FPGA），上位机是CPU（ARM、PowerPC、DSP、PC主机）； 数据处理：FPGA
（16）ZYNQ FPGA AXI4-stream DATA FIFO IP核（学无止境）
m0_46498597的博客
09-17 3720
1 应用领域 AXI4-stream DATA FIFO主要是PS与PL交互数据时使用。 2 AXI4-stream DATA FIFO IP核 FIFO如图1所示。 图1 3 AXI4-stream DATA FIFO IP核配置 Component Name：器件名字。 FIFO depth：FIFO深度。 Enable packet mode：使能包模式 Asynchronous Clocks：异步时钟 Synchronization Stages across Cross Clock.
（17）vivado2019.1不能生成bit文件解决方法（学无止境）
m0_46498597的博客
09-22 3680
1 遇到问题 使用vivado2019.1软件，生成bit文件时报错；提示如下： [DRC UCIO-1] Unconstrained Logical Port: 2 out of 29 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility with the board power or connectivity af
Xilinx FPGA差分时钟转单端时钟设计
m0_46498597的博客
02-23 3654
1.1Xilinx FPGA差分时钟转单端时钟设计 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA差分时钟转单端时钟设计； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础.
（7）Xilinx PCIE 接口调试总结（学无止境）
m0_46498597的博客
08-28 3466
1 FPGA收不到CPU读写寄存器请求 软件环境：vivado 2019.1 FPGA型号：Xilinx 7系列FPGA K7 a) 问题描述 CPU作为主设备，FPGA作为从设备，FPGA使用逻辑分析仪抓取PCIE 接收信号，一直抓取不到任何数据，也就是说FPGA收不到CPU寄存器读写请求。 b) 解决方法 CPU地址为64位，PCIE IP核Bar地址为32位，CPU把地址转换为32bit，FPGA可以收到CPU寄存器读写请求。当然PCIE IP核bar地址空间选择64bit也可以解决。
vivado 长时间生成bit流文件失败
05-03
如果不兼容，可能会导致 Bitstream 文件生成失败。 3. 检查 Vivado 设置：确保你在 Vivado 中设置了正确的项目文件路径和工作空间。此外，确保 Vivado 对你的 FPGA 板卡进行了正确的配置。 4. 检查设计：如果你的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

宁静致远dream

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值