（7）Xilinx PCIE 接口调试总结（学无止境）

最新推荐文章于 2024-02-20 15:50:00 发布
置顶 最新推荐文章于 2024-02-20 15:50:00 发布
阅读量3.2k 收藏 2
点赞数 1
分类专栏： FPGA学无止境
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46498597/article/details/108288067
版权
FPGA学无止境 专栏收录该内容
50 篇文章 20 订阅 ¥99.90 ¥99.00
订阅专栏

1 FPGA收不到CPU读写寄存器请求

软件环境：vivado 2019.1

FPGA型号：Xilinx 7系列FPGA K7

a) 问题描述

CPU作为主设备，FPGA作为从设备，FPGA使用逻辑分析仪抓取PCIE 接收信号，一直抓取不到任何数据，也就是说FPGA收不到CPU寄存器读写请求。

b) 解决方法

CPU地址为64位，PCIE IP核Bar地址为32位，CPU把地址转换为32bit，FPGA可以收到CPU寄存器读写请求。当然PCIE IP核bar地址空间选择64bit也可以解决。

2 结束语

如果遇到问题，可以一起沟通讨论，邮箱：jhqwy888@163.com。

宁静致远dream
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
D:\xilinx\基于Xilinx+FPGA的PCIE接口实现
07-17
D:\xilinx\基于Xilinx+FPGA的PCIE接口实现D:\xilinx\基于Xilinx+FPGA的PCIE接口实现
XILINX XDMA pcie 使用
热门推荐
kunkliu的博客
09-26 2万+
前段时间在公司项目中调试了PCIE，正好做一个总结，那些介绍XDMA、PCIE之类的多余的东西网上能搜到很多，我这里就不多说。我写的只是自己的一些想法，以及自己的设计思路。 同每一个刚开始调试PCIE的人一样，作为初学者大家都是先去网上搜集大量的资料学习，我也搜集了很多，看完之后其实还是有点泪崩，不知道怎么做。 在Vivado的IP Catalog中我们可以看到有三个可用于PCIE控制的IP核，其中第三个IP使用起来是最简单的，是将PCIE快速应用到项目中的最好...
PCIe基础知识及Xilinx相关IP核介绍
最新发布
bingcheby的博客
02-20 157
补发以下以前学习总结的知识。
PCIe to CAN FPGA 工程详细说明
qq_46621272的博客
07-20 2674
采用 FPGA + SJA1000 实现 PCIe to CAN，FPGA 工程详细说明 包括 FPGA 工程创建，IP设置
PCIE-RC 启动错误 (doesn't match header type 01)
tea1896的专栏
03-16 4435
zynq在逻辑段加入了一个RC， 设备树如下： axi-pcie@50000000 { #address-cells = ; #interrupt-cells = ; #size-cells = ; compatible = "xlnx,axi-pcie-host-1.00.a"; device_type = "pci"; interrupt-parent =
IP使用心得-XDMA IP核使用
liuhandd的博客
03-23 6357
PCIe XDMA IP核使用心得 随缘更新 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录PCIe XDMA IP核使用心得前言一、PCIE是什么？二、XDMA IP核三、实现过程四、参考资料分享总结 前言 好久没有认真写博客了，最近开始在公司实习，发现自己对FPGA有了一点新的认识，写篇博客记录一下自己的学习心得。不排除文文章中有错误，欢迎批评指正！ q:1391783671 可以加q一起交流学习 一、PCIE是什么？ 二、XDMA IP核 三、实现过程 四、参
xilinx PCIe PIO工程仿真及验证
superC的博客
11-28 4878
验证环境 window 10系统 vivado 2017.4 KC705开发板 验证目的 1）通过xilinx提供的PIOexample 入门pcie。 2）抓取pcietlp报文，学习TLP报文。 背景知识 首先了解一下pcie的应用，在PCIE中有两种数据传输方式： DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负...
基于FPGA的PCIE设计（2）
HackEle的博客
06-15 3721
关注、星标公众号，直达精彩内容来源：网络素材项目简述上一篇内容我们已经对PCIE协议进行了粗略的讲解。那么不明白具体的PCIE协议，我们就不能在FPGA中使用PCIE来进行高速数据传输了吗？答案是否定的。因为Xilinx官方给我们提供了完善的PCIE IP，基于这些IP我们设置不需要知道TLP包的组包原理我们便可以把PCIE使用起来。这篇博客我们主要把FPGA作为endp...
使用Block Design设计方法实现PCIe-DDR传输系统
altair12345的博客
02-28 6442
赛灵思推出过一起类似的视频教程http://www.elecfans.com/d/818638.html，不过版本已有些旧，并且部分步骤还可以再优化，所以在此针对Vivado 2017.4和Xilinx UltraScale+ VCU118开发板，进行了Block Design，本次实践旨在构建PC - PCIe - 片上DDR的数据传输系统，达到实际工程需要。 使用到的IP 模块...
基于嵌入式linux的xilinx FPGA的PCIE接口移植与测试
07-06
基于ARM64架构的嵌入式linux的xilinx FPGA的PCIE接口设备的移植与测试，本文包含利用lspci工具和devmem2工具直接在嵌入式linux中测试PCIE的bar空间和基于xilinx的PCIE的XDMA驱动的移植与测试流程。本文使用国产的FT...
xilinx 7系列 pcie 开发手册
03-20
xilinx 7系列 pcie 开发手册
xilinx-zcu102-PS端PCIE接口配置调试（基于petalinux）
11-30
基于petalinux+vivado的zcu102 demo板的PS端PCIE接口配置与调试经验，包括vivado设置pcie的ip核和petalinux配置设备树及linux内核/根文件系统，已经相关lspci工具的测试。
Xilinx PCIE4C中文手册（pg213）
01-08
Xilinx PCIE4C中文手册（UltraScale+ 器件 Integrated Block for PCI Express v1.3），包括功能介绍、IP核配置简介、内部逻辑接口、引脚端口的使用方法等。
xilinx PCIE2.0接口 EP端设计总结.pdf
10-30
。
（4）FPGA JTAG接口连接（学无止境）
m0_46498597的博客
08-20 9543
1 JTAG简介 FPGA烧录bit文件需要用到仿真器，仿真器与FPGA硬件板卡通过JTAG接口连接。JTAG主要起作用的只有五个信号：Test Clock Input（TCK）、Test Mode Selection Input（TMS）、Test Data Input（TDI)、Test Data Output（TDO）、Test Reset Input（TRST）（可选，因为可以通过TMS复位）；各个芯片都有自己的JTAG调试接口，而且各有些不同，有10针，14针，20针的，多余脚其实没有使用。
（17）vivado2019.1不能生成bit文件解决方法（学无止境）
m0_46498597的博客
09-22 3558
1 遇到问题 使用vivado2019.1软件，生成bit文件时报错；提示如下： [DRC UCIO-1] Unconstrained Logical Port: 2 out of 29 logical ports have no user assigned specific location constraint (LOC). This may cause I/O contention or incompatibility with the board power or connectivity af
Xilinx FPGA差分时钟转单端时钟设计
m0_46498597的博客
02-23 3549
1.1Xilinx FPGA差分时钟转单端时钟设计 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA差分时钟转单端时钟设计； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础.
（19）Xilinx PCIE中断理论（学无止境）
m0_46498597的博客
09-29 3555
0 PCIE中断应用 a）基于PCIE接口数据采集系统中断应用 系统架构：下位机是FPGA（Xilinx K7/V7/A7 FPGA），上位机是CPU（ARM、PowerPC、DSP、PC主机）； 数据处理：FPGA进行数据采集并缓存。当数据缓存到一定程度时，FPGA产生一个中断信号通知上位机接收数据。 b) 基于交换机或者系统状态上报中断应用 系统架构：下位机是FPGA（Xilinx K7/V7/A7 FPGA），上位机是CPU（ARM、PowerPC、DSP、PC主机）； 数据处理：FPGA
xilinx pcie手册
07-27
Xilinx PCIe手册是指提供有关Xilinx FPGA器件上使用PCI Express（PCIe）接口的详细说明和指南的手册。PCIe是一种计算机总线标准，用于数据传输和通信，广泛应用于各种计算平台和设备之间的高速数据传输。 这个手册通常包含以下内容： 1. PCIe概述：介绍PCIe的基本原理和工作机制，包括总线结构、端点和根端点之间的连接等基本概念。 2. Xilinx PCIe解决方案：介绍Xilinx FPGA器件上实现PCIe接口的解决方案，包括硬件设计和软件配置部分。 3. PCIe接口配置：详细介绍如何在Xilinx FPGA器件上进行PCIe接口的配置，包括使用Xilinx工具链生成PCIe接口的IP核，设置地址映射和端口配置等。 4. 数据传输和流控制：讲解在PCIe接口中如何实现可靠的数据传输和流控制，包括使用TLP（Transaction Layer Packet）和DLLP（Data Link Layer Packet）进行数据传输。 5. 性能优化：提供一些性能优化的技巧和建议，帮助设计者在FPGA器件上实现高度可靠和高性能的PCIe接口。 6. 故障排除：给出一些常见的故障排除技巧，帮助设计者在使用Xilinx FPGA器件上PCIe接口时解决问题。 通过阅读Xilinx PCIe手册，设计者可以了解到如何在Xilinx FPGA器件上实现PCIe接口，从而满足不同应用场景下的高速数据传输需求。对于需要实现PCIe接口的设计项目来说，这个手册是一本重要的参考资料，可以帮助设计者更好地理解和应用PCIe接口。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

宁静致远dream

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值