【模拟CMOS集成电路设计】第三章,单级放大电路

目录

MOS管从三个端口看进去的电阻不同:

电阻做负载的共源极:

二极管做负载的共源极:

PMOS做二极管负载(负载mos无体效应):

NMOS做二极管负载:

电流源做负载的共源级:

有源负载的共源级(电流复用):

工作在线性区的mos为负载的共源极:

带源极负反馈的共源极:

源极跟随器(共漏):

 共栅极:

共源共栅极:

采用PMOS共源共栅负载的NMOS共源共栅放大器:

折叠式共源共栅极:


MOS管从三个端口看进去的电阻不同:

 圈1中忽略了gmb。

电阻做负载的共源极:

                                R_{out}=R_{d}//ro

           对于M1,从输出看进MOS,漏极看进去的电阻为  ro  。

二极管做负载的共源极:

PMOS做二极管负载(负载mos无体效应):

         对于M2,从Vout看进去的等效电阻为  {\color{Red} }\frac{1}{g_{mb2}}//ro2  ,

         对于M1,从Vout看进去的等效电阻为  ro1

 

NMOS做二极管负载:

         对于M2,从Vout看进去的等效电阻为   \frac{1}{g_{m2}+g_{mb2}}//ro2   ,

         对于M1,从Vout看进去的等效电阻为  ro1

电流源做负载的共源级:

         对于M2,从Vout看进去的等效电阻为   ro2   ,

         对于M1,从Vout看进去的等效电阻为   ro1

有源负载的共源级(电流复用):

          对于M2,从Vout看进去的等效电阻为   ro2   ,

          对于M1,从Vout看进去的等效电阻为   ro1

工作在线性区的mos为负载的共源极:

          对于M2,从Vout看进去的等效电阻为    R_{on2} ,

          对于M1,从Vout看进去的等效电阻为   ro1

带源极负反馈的共源极:

          对于M1,从Vout看进去的等效电阻为  r_{o1}+R_{s}+(g_{m}+g_{mb})r_{01}R_{s}

源极跟随器(共漏):

忽略沟道长度调制效应。考虑的话把式中Rs换为Rs//ro

         对于M1,从Vout看进去的等效电阻为   \frac{1}{g_{m}+g_{mb}}

         若考虑沟道长度调制效应,则为  \frac{1}{g_{m}+g_{mb}}//r_{o}

 共栅极:

 

 

         对于M1,从Vin看进去的等效电阻为 Rs+\frac{1}{g_{m}+g_{mb}}//ro   ,(此处没有加Rd,!!!注意!!!!!)

                         从Vout看进去的等效电阻为  (Rs+ro+(g_{m}+g_{mb})roRs)

注意:(1)    比较共栅级与源极负反馈的共源极,其输出电阻相同,Gm略有差别,差别在改变Vin时在共栅极电路中只改变了mos管源极电压,故mos管等效的三个分路影响相同,故在Gm表达式中g_{m}+g_{mb}+\frac{1}{ro}   总是一起出现。而对于源极负反馈的共源极,当改变Vin时,产生了源极的变化作用在三个支路,但同时栅极电压也有变化(分母上三者同时出现),而这个变化只对 gm 产生影响(分子上gm单独出现)。

(2)   比较共栅极与电阻做负载的共源极,当 Rs=0 时,共源极G_{m}=g_{m},共栅极G_{m}=g_{m}+g_{mb}+\frac{1}{ro}  这是因为两者变化时对mos管三个支路产生的影响不同;共源极和共栅极的输出电阻相同R_{out}=R_{d}//ro,这是因为输出端变化时两者对mos管三个支路的影响相同。

(3)共栅极的输入电阻与Rd无关!!!!!(或者说很小)怎么理解呢,从漏极看源极的电阻,阻值会被放大(gm+gmb)*ro+1倍;那么从源极看漏极的电阻,阻值会被缩小约(gm+gmb)*ro+1倍。实际情况见P73.

共源共栅极:

Gm分子中的gm2ro2改为gm1ro1

         从Vout向下看,电阻为  r_{o2}+r_{o1}+r_{o2}r_{o1}(g_{m2}+g_{mb2})

共源共栅的好处:

由于Cgd存在,普通共源极输入与输出发生馈通,共源共栅增大输入和输出的隔离度(减少输入与输出馈通)

采用PMOS共源共栅负载的NMOS共源共栅放大器:

折叠式共源共栅极:

        折叠式共源共栅的输出电阻变小了。 

本篇中部分图片为拷贝其他博主文章中的图片,如有侵权,联系删。

  • 14
    点赞
  • 86
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
拉扎维(Jan M. Rabaey)的《Digital Integrated Circuits: A Design Perspective》是一本经典的集成电路设计教材,被广泛应用于CMOS集成电路设计的教学和研究领域。第三章主要介绍了CMOS逻辑门的设计方法。 在CMOS集成电路设计中,逻辑门是电子系统中的基本组成部分。在第三章中,拉扎维详细介绍了CMOS逻辑门的设计原理和方法。CMOS逻辑门由P型和N型的MOSFET(金属-氧化物-半导体场效应晶体管)组成,通过MOSFET的导通和截止状态来实现逻辑功能。 在CMOS逻辑门设计中,需要考虑功耗、延迟、面积和噪声等因素。为了降低功耗,可以采用输入电流的部分截止状态。为了提高速度,可以采用并行电流路径的电路结构。为了减小面积,可以采用共享元件和折叠电路等技术。为了减小噪声,可以采用差分信号和电源抑制等技术。 此外,拉扎维还介绍了CMOS逻辑门的布局和布线方法。布局是指将逻辑门中的晶体管放置在芯片上的具体位置。布线是指将逻辑门中的晶体管通过导线连接起来以实现逻辑功能。适当的布局和布线方法可以减小电路的延迟、功耗和噪声。 总之,拉扎维的《Digital Integrated Circuits: A Design Perspective》第三章详细介绍了CMOS逻辑门的设计原理、方法和技术。通过学习和理解这些内容,工程师可以掌握CMOS集成电路设计的基本知识和技能,为实际项目的设计工作提供指导。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值