【JESD79-5之】3 功能描述-2(Basic Functionality)

3.2 基本功能

DDR5 SDRAM是一种高速动态随机存取存储器。为了方便从DDR4过渡到DDR5，引入密度（8Gb）将被内部配置为16个-bank，8个-bank组，每个-bank组有2个-bank，适用于x4/x8，以及8个-bank，4个-bank组，每个-bank组有2个-bank，适用于x16的DRAM。当行业过渡到更高的密度（=>16Gb）时，它会将-bank资源加倍，并且内部配置为32个-bank，8个-bank组，每个-bank组有4个-bank，适用于x4/x8，以及16个-bank，4个-bank组，每个-bank组有4个-bank，适用于x16的DRAM。

介绍x4/x8/x16 bank 及 bank group
8G：
x4/x8: 8BG,16-bank,2-bank/BG
x16  : 4BG,8 -bank,2-bank/BG

16G：
x4/x8: 8BG,32-bank,4-bank/BG
x16  : 4BG,16-bank,4-bank/BG

DDR5 SDRAM采用16n预取架构实现高速操作。16n预取架构与接口结合，每个时钟周期在I/O引脚传输两个数据字。DDR5 SDRAM的单个读取或写入操作包括在内部DRAM核心进行的单个16n位宽、八个时钟周期的数据传输，以及在I/O引脚进行的十六个相应的n位宽、半个时钟周期的数据传输。

16n prefetch architecture
16: 支持16 burst，意味着存储体的频率只需要DDR的1/16

对DDR5 SDRAM的读写操作是以突发方式进行的，从所选位置开始，并以编程序列连续进行十六个突发长度或者一个“切割”突发长度为八。操作从注册一个激活命令开始，然后是读取或写入命令。与激活命令一起注册的地址位用于选择要激活的bank和行（即在16Gb部件中，x4/8情况下，BG0-BG2和x16情况下，BG0-BG1选择bank组；BA0-BA1选择bank；R0-R17选择行；具体要求请参考第2.7节）。与读取或写入命令一起注册的地址位用于选择突发操作的起始列位置，确定是否发出自动预充电命令（CA10=L），并在模式寄存器中启用时选择BC8动态调节（OTF）、固定BL16、固定BL32（可选）或BL32 OTF（可选）模式。在正常操作之前，DDR5 SDRAM必须按预定义的方式上电并进行初始化。以下各节提供了关于设备复位和初始化、寄存器定义、命令描述和设备操作的详细信息。

1. 读和写操作是面向burst的，read or write BL=16 或 8 的倍数；
2.操作先进行激活（ACTIVATE）命令，后进行读写命令；
3.ACTIVATE命令的address bits用于选择要激活的bank 和 row；
4.READ or WRITE命令的address bits用于确定burst操作开始列的位置，决定是否要进行自动预充电（预充电时，需要CA10=L），并且选择BC8 OTF，BB16,BL32或者BL32 OTF模式（在使能了MR情况下）；
5.先于正常操作，DDR5 必须按照预定方式上电和初始化；
6.下面部分提供详细信息，涵盖设备复位、初始化、寄存器定义，命令描述、设备操作。