💥💥💞💞欢迎来到本博客❤️❤️💥💥
🏆博主优势:🌞🌞🌞博客内容尽量做到思维缜密,逻辑清晰,为了方便读者。
⛳️座右铭:行百里者,半于九十。
📋📋📋本文目录如下:🎁🎁🎁
目录
💥1 概述
基于VSC的UPFC(统一功率流控制器)模型利用VSC(电压源换流器)来实现功率流的统一控制。在该模型中,同时并联换流器用于控制交流和直流电压,而串联换流器则负责调节有功功率(P)和无功功率(Q)。这两个换流器均配备电流控制器,以确保系统稳定运行。
在时间1.3秒时,有功功率设定点发生变化,而在时间0.9秒时,无功功率设定点发生调整。这些时间点的变化反映了系统对功率需求的动态响应,以保持电力系统的稳定性和可靠性。
此外,该模型还采用了三电平NPC换流器用于UPFC,以提高系统的效率和响应速度。这种先进的换流器技术能够有效地减少谐波,并提高能源转换效率,从而为电力系统的优化运行提供了重要支持。
三电平NPC(Neutral Point Clamped)换流器是一种多电平换流器,可以提供更高的电压和电流波形质量,因此在UPFC(统一功率流控制器)中得到了广泛的应用。
UPFC是一种灵活的交流电力传输装置,可以实现对电力系统中功率流的控制,从而提高系统的稳定性和效率。UPFC通常由多个部分组成,包括串联补偿器(SVC)、并联补偿器(STATCOM)和相位移换流器(TSC),其中相位移换流器通常采用三电平NPC换流器。
三电平NPC换流器可以提供更高的电压和电流波形质量,减小了谐波和电磁干扰,同时具有更高的效率和可靠性。这使得它成为UPFC中相位移换流器的理想选择。通过控制相位移换流器中的换流器电压和频率,可以实现对系统中的功率流进行精确的控制,从而提高系统的稳定性和可靠性。
基于VSC的UPFC研究不仅可以提高电力系统的稳定性和效率,还可以为未来电力系统的发展提供重要的技术支持。随着电力系统的不断发展和升级,基于VSC的UPFC将在未来发挥越来越重要的作用。
📚2 运行结果
Matlab代码:
%%
% Parameters file
clc;
clear all;
%% Sample times
Ts_PWM = 5e-6;
Ts_Control = 50e-6; % Control systems sample
Ts_Power = Ts_PWM; % Default value
%% Grid parameters
Fnom = 50; % Nominal system frequency (Hz)
Vnom_grid = 500e3; % nominal voltage (L-L rms)
Psc_grid = 20000e6; % Short-circuit level (VA)
%% Shunt Converter parameters
% DC link:
Pnom_dc_3L = 200e6; % Nominal DC link Power (VA)
Vnom_dc_3L = Vnom_grid/0.612;
% Nominal DC link voltage (V)
H_3L = 1/Fnom*2; % DC link stored energy constant(s) = 2 cycles
Clink_3L = Pnom_dc_3L*H_3L*2 /Vnom_dc_3L^2; % DC link capacitor (F)
Vc_Initial_3L = Vnom_dc_3L/2; % capacitor initial voltage (V)
% Transformer:
Pnom_3L = Pnom_dc_3L; % Transformer nominal power (VA)
Vnom_prim_3L = Vnom_grid; % Nominal primary voltage (V)
m_nom_3L = 0.8; % Nominal modulation index
Vnom_sec_3L = 0.5*Vnom_dc_3L/sqrt(2)*sqrt(3)*m_nom_3L; % Nominal secondary voltage (V)
% Control Parameters
Fc_3L=33*Fnom; % PWM carrier frequency (Hz)
Freq_Filter=1000; % Measurement filters natural frequency (Hz)
Lact = 0.15*((Vnom_sec_3L/1000)*1e3)^2/(Pnom_3L)/314.159
% VDC controller
Kp_VDCreg_3L= 3; % Proportional gain
Ki_VDCreg_3L= 300; % Integral gain
LimitU_VDCreg_3L= 1.5; % Output (Idref) Upper limit (pu)
LimitL_VDCreg_3L= -1.5; % Output (Idref) Lower limit (pu)
% Current controller
Kp_Ireg_3L= 0.2/2; % Proportional gainKp_VDCreg_3L
Ki_Ireg_3L= 15; % Integral gain
LimitU_Ireg_3L= 1.5; % Output (Vdq_conv) Upper limit (pu)
LimitL_Ireg_3L= -1.5; % Output (Vdq_conv) Lower limit (pu)
🎉3 参考文献
文章中一些内容引自网络,会注明出处或引用为参考文献,难免有未尽之处,如有不妥,请随时联系删除。
[1]王皓怀.基于VSC的FACTS装置STATCOM、SSSC、UPFC的建模和应用研究[D].中国电力科学研究院,2012.DOI:CNKI:CDMD:2.1011.043371.
[2]刘家军,任娟,王锟,等.基于背靠背VSC-HVDC同期并列装置转换为UPFC的策略研究[J].电网与清洁能源, 2018, 34(7):7.DOI:10.3969/j.issn.1674-3814.2018.07.002.