clock gating门控时钟

最新推荐文章于 2024-09-14 15:56:21 发布
最新推荐文章于 2024-09-14 15:56:21 发布
阅读量1.2w 收藏 48
点赞数 3
分类专栏： 集成电路 文章标签： 集成电路 低功耗设计 门控时钟 clock gating

在数字IC设计中，我们几乎都要用到门控时钟clock gating技术。使用门控时钟这种技术，我们可以改善电路的三个主要性能指标：速度，面积和功耗，特别是芯片的功耗。市场上主流的综合和静态时序分析工具（Design Compiler& PrimeTime）降低了ASIC设计人员使用门控时钟的门槛。

    ASIC设计人员主要使用正边沿触发的D触发器来生成寄存器。这些触发器在每个时钟周期被时钟触发; 如果需要保持以前的值，通常使用MUX多路器电路。图1显示了这个电路。

数字IC设计中的clock gating门控时钟

    虽然这个电路在概念上很简单，但它可以通过几种方式进行改进。 图2显示了门控时钟的等效电路。 这个电路的性能更高，因为它从输入到触发器的时序关键路径中移除了MUX，同时节省了面积。 最后，这个电路的功耗较低，因为触发器不必在每个周期都被触发。

数字IC设计中的clock gating门控时钟

    NOTE2：可以有很多的方法来实现门控时钟。 但是，大多数都可以归结到图2中的电路。

数字IC设计中的clock gating门控时钟

    在该电路中，触发器的时钟信号被门控。在GATE被置为低电平时，GCLK将保持低电平。 低电平锁存器用来在CLK高电平期间锁存住门控信号。为了仿真产生毛刺，对于NAND门需要满足setup和hold time 的时序要求。

数字IC设计中的clock gating门控时钟
数字IC设计中的clock gating门控时钟

    图3显示了用于分析建立时间的时序图。

数字IC设计中的clock gating门控时钟

    图4显示了用于分析保持时间的时序图

在当今的数字IC设计中，我们所用到的门控时钟clock gating都是采用集成的ICG，并非通过与门或者或门搭的电路。原因是后者需要数字后端实现过程和静态时序分析阶段人工在与门或者或门的输入端加clock gating check，这样做的弊端是一方面比较麻烦，另外一方面很有可能会漏掉某些需要clock gating的点。

而且现在clock gating一般都要求靠近clock root，这样能够节省更多的功耗。但是我们知道当clock gating cell越靠近root，到clock gating的enable使能端的setup越不容易满足。因此在整个数字IC后端实现过程中需要做折中。

 

相关推荐：

 

数字IC设计门控时钟低功耗技术–Auto Bound 与Physical Aware Clock Gating

数字后端实现中clock gating使能端setup violation修复方法汇总

数字IC设计中Lockup latch的详细用法-lockup latch eco方法

 

 

 

相关文章推荐

maxwell2ic
关注
专栏目录
IC设计：clock Gating是什么？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-23 3966
**芯片中的功耗可以广义的定义为动态功耗和静态功耗。** 静态功耗通常包含芯片在**不翻转的状态下产生漏电功耗（关不紧产生的功耗）**、**衬底电流产生的功耗**、**热电子效应导致的电流效应**而产生的功耗等及部分组成。 通常情况下，静态功耗**在前端设计阶段很难做出一些优化（可以做电源关断处理）**。而是一般要基于**ME/BE的流程**或者**工艺方面的改善**才能够达到更好的结果。
静态时序分析—门控时钟检查（clock gating check）
m0_61544122的博客
08-14 7296
clock gating check的条件与类型
EDA自动生成门控时钟-clock gating
weixin_43192377的博客
10-12 3202
门控时钟是常用的低功耗设计手段。 时钟的负载和翻转率都很大，在模块或寄存器不工作时，关闭时钟，从而可以减少时钟翻转带来的功耗。 门控时钟一般分为两个层次，block层次和门级层次（寄存器层次） 1、block层次 block层次的clock gating就是在模块不工作时，直接关掉时钟树输出到该模块的时钟，从而降低时钟的功耗 1、门级层次（寄存器级层次） 门级层次的clock gating是在数据无效时关闭寄存器的时钟，从而降低时钟在寄存器上所开销的功耗。生成方法如下图所示（转自IC小鸽） 简单来说就是
clock gate为什么不直接使用与门来搭建？
最新发布
芯冰乐
09-14 1112
小编想说的是，方案是是可行的。enable1在latch高电平产生的glitch都会被过滤掉，而enable1在latch低电平产生的glitch虽然能经过latch到达enable2处，但是此时由于AND是高电平生效，所以enable2的glitch依然传达不到output clock中。因此，通过这个设计，就可以规避掉glitch的问题。另外，由于AND是在高电平生效的，如果此时enable信号有glitch，那么便会导致output clock也会产生glitch，而这是不被允许的，会导致电路失效。
Clock gating.pdf
08-29
国外教材详细介绍了时钟门控，超级详细，欢迎各位学者下载学习。gated clocks
clock Gating
weixin_43727437的博客
03-19 1万+
一、为什么要做clock gating？ 芯片中的功耗可以广义的定义为动态功耗和静态功耗。 静态功耗通常包含芯片在不翻转的状态下产生漏电功耗（关不紧产生的功耗）、衬底电流产生的功耗、热电子效应导致的电流效应而产生的功耗等及部分组成。通常情况下，静态功耗在前端设计阶段很难做出一些优化（可以做电源关断处理）。而是一般要基于ME/BE的流程或者工艺方面的改善才能够达到更好的结果。 静态功耗如下图： 动...
时钟门控技术-clock gating
梅菜扣肉
10-06 4474
目录 1、时钟门控技术简介 2、门控单元结构图 3、时钟门控的生成 1、时钟门控技术简介 降低动态功耗的主要技术手段之一是时钟门控技术，clock gating技术，是指在电路中插入时钟门控单元，在电路不需要工作的时候控制时钟关闭，降低所有不工作电路的翻转次数，降低动态功耗。 2、门控单元结构图 3、时钟门控的生成 时钟门控单元时由综合工具自动生成的，能根据RTL代码风格自动生成，但需要按固定的写法才能生成门控单元...
clock gating
spx1164376416的博客
04-22 3901
本文转载自Clock Gating 技术解析 （一） 设计动机 在现代大规模的芯片中，通常有几十甚至几百个系统时钟驱动着数千万计的逻辑门。时钟信号不停翻转，有的时钟信号频率高达GHz，这些时钟信号在逻辑门或是寄存器的时钟端翻转时需要对门电路的电容进行充放电，从而消耗了大量的动态功耗。而在实际应用中，一个寄存器的值绝大多数时候是保持不变的，一个显而易见的方法是在不需要改变寄存器值的这一段时间内将时钟停住，避免时钟翻转对电容的充放电，从而实现降低功耗的目的。利用一个enable信号对时钟翻转进行控制的技术被称为
低功耗设计——Clock Gating详解
qq_34326957的博客
05-14 4039
当数据无效时，将寄存器时钟关闭能够有效降低功耗， 是低功耗设计的重要方法之一。在基于AND门的gating技术中，建议使用下降沿触发的寄存器或来低电平有效的latch产生gating信号；在基于OR门的gating技术中，建议使用上升沿触发的寄存器或高电平有效的latch来产生gating信号，以确保满足时序要求。
一文详解时钟门控（clock gating）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-31 1979
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是。那么为什么需要控制时钟的通断呢？主要基于以下几个原因。首先，随着工艺的发展和设计规模的增大，关于时钟树，可能前端的同学不熟悉，简单说几句，SoC的时钟一般是参考时钟经过PLL和数字分频器输出的，。这时候任何一个单一的cell都不可能有这么大的驱动能力，。整个的时钟树大概长成下图这样，如果我们的芯片在不工作时，PLL依然有clock输出的话，那整个时钟树依然产生很大的功耗。接下来我们再看一下边沿触发器的结构图。
门控时钟（clock gating）的DFT设计
weixin_44746697的博客
03-02 2215
在数字IC芯片中，时钟树的功耗占比可能高达30%，因此一般会采取门控时钟的方式来降低该部分的功耗。所谓门控时钟，就是在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它们不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗。 目前门控时钟都采用集成门控时钟单元（ICG，integrated clock gating cell），其结构如下。由一个latch和一个与门（也有的是或门）组成，可以过滤掉EN信号中的毛刺。一般的工艺库中都会有专门的ICG以供调用。 插入IC
complex clock gating with integrated clock gating logic cell
04-28
Clock gating is an effective technique for minimizing dynamic power in sequential circuits. Applying clock-gating at gate-level not only saves time compared to implementing clock-gating in the RTL code but also saves power and can easily be automated in the synthesis process. This paper presents simulation results on various types of clock-gating at different hierarchical levels on a Serial Peripheral Interface (SPI) design. In general power savings of about 30% and 36% reduction on toggle rate can be seen with different complex clockgating methods with respect to no clock-gating in the design. Index terms-- Automated synthesis
五级流水线CPU之低功耗设计 (二) ：Clock Gating(门控)
Betsy69的专栏
03-02 4689
五级流水线整体图示： Verilog代码综合得到的总框图：       某些指令执行的流水线级数：            如上图所见，很多指令存在着某些stage保持原数据不必刷新寄存器数据的情况（NOP），而刷新计数器数据无疑会产生动态功率损耗，之前的CPU基本设计中无论数据改不改变都刷新寄存器数据，造成了不必要的动态功率损耗。基于此动机，我们可以
时钟门控技术(Clock Gating)
热门推荐
codemonkeylife的博客
07-20 2万+
随着能源的日益短缺和地球的变暖，对电子产品的功耗要求越来越重要，如何降低电子产品的功耗是每一个电子工程师所要思考的问题。   对于半导体产品来说，一个数字电路的功耗有2部分构成，其一是静态功耗，通常表现为电子线路的漏电流，控制这部分功耗主要决定于生产工艺和所用的材料；其二是动态工作电流，而影响这部分功耗的因素很多，如电路设计的方式，线路的复杂程度，工作时时钟频率等。   本文谈的时钟门控技...
【低功耗设计学习笔记】（二）By-passing & Clock Gating
Tech & Study & Life
02-10 4697
一、原理说明背景和理解：a.CPU指令可以在多周期内完成，即把一条指令分成多个部分，然后依次在每个周期内完成。但是每个指令的所用周期数并不一样，如下图所示，以五级流水线为例子，有些指令需要4个周期（这里实际就是级数，但是若单独看暂且称作周期），有的指令需要3个周期，有的指令需要整整5个周期；b.流水线（pipeline）的发明提高了人们生产效率，同样将流水线应用在CPU指令处理中，可以提高CPU的吞
低功耗设计 Clock Gating
qq_57502075的博客
03-02 2963
芯片功耗组成中，有高达 40%甚至更多是由时钟树消耗掉的。这个结果的原因也很直观，因 为这些时钟树在系统中具有最高的切换频率，而且有很多时钟 buffer，而且为了最小化时钟 延时，它们通常具有很高的驱动强度。 那么减少时钟网络的功耗消耗，最直接的办法就是如果不需要时钟的时候，就把时钟关掉。 这种方法就是大家熟悉的门控时钟：clock gating。 如果让我们设计一个门控时钟的电路，我们会怎么设计呢？最直接的方法，不需要时钟的时 。
时序逻辑中的clock gating
m0_53147934的博客
08-12 553
新手担心时序逻辑中条件写不全产生Lanch,结果出错。
STA -- clock gating check
sinat_27691203的博客
11-17 3552
对于现在design中例化好的icg以及工具插进去的icg，不存在clock gating check的问题，因为clock gating 搞成了一个lib cell，不再是latch加上与门的组合。不过design中除了这些icg，还有一些的clock gating check的出现，这些是designer有意或者无意的写法导致。下面介绍什么样的电路可能会被认为是clock gating
门控时钟检查（clock gating check）的理解和设计应用（上）
i_chip_backend的博客
06-03 3893
时钟网络上的重要元素：门控时钟检查
一文详解时钟门控(clock gating
02-01
时钟门控（Clock Gating）是一种在数字电路中用来降低功耗和提高性能的技术。简言之，时钟门控就是在不需要周期性运行的逻辑电路上引入门控信号，以控制时钟的输入，从而节约功耗和减少信号延迟。 首先，时钟门控的实现通常是通过引入时钟门控逻辑来实现的。这些逻辑可以基于特定的条件来对时钟信号进行控制，例如当某些逻辑电路处于空闲状态时，可以通过时钟门控信号来关闭时钟输入，以减少功耗。 其次，时钟门控可以应用在各种逻辑设计中，包括处理器、存储器、通信接口等。通过对不活跃逻辑的时钟进行门控，可以减少整个系统的功耗，提高系统的性能。 另外，时钟门控还可以帮助解决时序相关的问题。在一些高频时钟设计中，时序相关的问题可能导致时钟抖动、时钟偏移等问题，通过时钟门控可以减少这些问题的影响，提高系统的可靠性。 总的来说，时钟门控是一种重要的数字电路设计技术，能够在不影响功能的情况下降低功耗、提高性能和可靠性。在实际的数字电路设计中，合理地应用时钟门控技术能够有效地优化系统设计。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值