DDR和MIG使用小结

最新推荐文章于 2024-06-05 22:56:46 发布
最新推荐文章于 2024-06-05 22:56:46 发布
阅读量4.8k 收藏 52
点赞数 7
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mu_guang_/article/details/108944864
版权

目录

1. 什么是DDR?

DDR是Double Data Rate的缩写，即“双比特翻转”，它的本质是一种技术，而我们通常所说的DDR通常指DRAM

2. 与DDR相关的基本概念

核心频率：即为内存cell阵列的工作频率，它是内存的真实运行频率
时钟频率：是I/O buffer的传输速率
数据传输速率：指数据传送的频率
带宽：带宽=内存核心频率×内存总线位数×倍增系数，DDR的位宽通常为64bit
举例： DDR3-800的核心频率，时钟频率分别为多少？
答：800M指的数据传输速率为800M，由于DDR3的倍增系数为8,所以它的核心频率为100M，DDR3的时钟频率是存储单元核心的4被，所以他的时钟频率为400MHz
DDR3-800中的800M指的是

3. 每一代DDR的基本区别

image.png
从上表可以看出，每一代DDR的革新技术主要包括两个部分，数据传输速率的提高和电压的降低，并且一般来说DDR的更新也伴随这带宽的增加。
image.png
从上面这个表中可以看出不同DDR的核心频率，外部时钟和数据率之间的关系，DDR4是1：8：16；DDR3是1：4：8, DDR2是1：2：4, DDR是1：1：2；

4. 关键技术

4.1 预取技术

image.png
Prefetch字面意思就是预存取，每一代的DDR预存取大小不同，其实质就是串并转换原理。以DDR3为例，它的Prefetch=8n，相当于DDR的每一个IO都有一个宽度为8的buffer，从IO进来8个数据后，在第8个数据进来后，才把这8个数据一次性的写入DDR内部的存储单元。

4.2 刷新

DDR内部的最小存储单元（1bit）是一个晶体管+一个电容，电容会放电，需要不断的“刷新”（充电）才能保持正常的工作状态，由于电容充放电需要时间，DDR内部的频率受限于此，很难提高，目前技术一般在100~200MHz。

4.3 bank技术

一个Bank中包含若干个Array，Array相当于一个表单，选中“行地址”和“列地址”后，表单中的一个单元格就被选中，这个单元格就是一个bit。Bank中的所有Array的行地址列地址是连在一起的。那么选中“行地址”和“列地址”后，将一起选中所有Array的bit。有多少个array，就有多少个bit被选中。以DDR3为例，Data线宽度是32，prefetch是8，那么Array就有32x8=256.内部一次操作会选中256bit的数据。Bank数量越多，需要的Bank选择线越多，DDR3有8个bank，需要3个BA信号BA0~2。BA，行地址，列地址共同组成了存储单元的访问地址，缺一不可。
image.png

4.4 DDR的容量计算

image.png

5. MIG的使用

  1. MIG本质是一个内存控制器，IP核的输出接口和内存相连。
  2. Memory Device interface speed表示的是外部时钟频率1.2G，所以它的数据传输速率为2.4G，带宽为2.4G×64/8 = 19.2GB
  3. MIG内部应该是有锁相环的，所以参考时钟200M的目的是通过MIG内的倍频器产生DDR上的外部时钟Vco。
    image.png
    image.png

参考链接：
https://blog.csdn.net/AirCity123/article/details/103658204

mu_guang_
关注
  • 7
    点赞
  • 踩
  • 52
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
DDR3 控制器 MIG IP 详解完整版 （AXI4&Vivado&Verilog）
小王在努力...的博客
04-11 5646
本节主要是介绍 Xilinx DDR 控制器 IP 的创建流程、IP 用户使用接口 AXI 协议介绍和IP 对应的 Example Design 的仿真和上板验证。
第一篇：DDR3和mig的介绍
Lynrxl的博客
03-21 1124
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。 本实验和工程基于Digilent的Arty Ar...
xilixn mig DDR3开发与应用
03-01
Xilinx MIG DDR3接口开发 1，xilinx DDR3控制mig IP的应用（一） 2，xilinx DDR3控制mig IP的应用（二） 3，xilinx DDR3控制mig IP的应用（三） 4，xilinx DDR3控制mig IP的应用（四） 5，xilinx DDR3控制mig IP的应用（五）
一文读懂DDR内存基础知识｜值得收藏
最新发布
存储随笔
06-05 406
DDR SDRAM（Double Data Rate Synchronous Dynamic Random Access Memory，双数据率同步动态随机存储器）,简称为DDR, 简单的说就是双倍传输速率的SDRAM。普通SDRAM内存的工作方式是在一个时钟周期的上升沿触发进行工作。也就是说在一个时钟周期内，内存将工作一次。而DDR的技术使得内存可以在每一个时钟周期的上升沿和下降沿分别触发一次，这样就使得在一个时钟周期内内存可以工作两次，这样就使得DDR内存在相同的时间内能够完成普通内存一倍的工作量。
DDR2之MIG应用
12-12
Xilinx spartan 6 FPGA的DDR2 IP核使用手册
02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf
10-16
02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf 02_Artix FPGA DDR控制器MIG使用(AXI4)(MA703FA-35T)20190401.pdf
基于mig核的ddr控制器
weixin_45284871的博客
03-26 613
首先由于mig核控制器给到用户的命令端口是时分复用的，我写了个mig核的仲裁模块，当读写请求同时来的时候，写的优先级更高，所以就有了个问题。比如极端的情况，你传一个很长的视频，你一直对ddr写，那仲裁模块是否一直处于写状态，导致ddr读请求不被响应。PCIe下发视频给ddr，一直在写ddr，仲裁模块一直处于hdmi的向ddr要数据，读请求一直挂着，向ddr请求不了数据。(就是说pcie +HDMI超过DDR的带宽)
DDR4 MIG IP读写测试
08-10
在“DDR4 MIG IP读写测试”中，我们将深入探讨如何在Xilinx KU系列FPGA上配置和验证DDR4内存控制器，以及如何进行读写操作。 DDR4内存相较于DDR3，其数据传输速率更快，功耗更低，同时提供了更高的带宽和容量。在...
Xilinx的DDR3的MIG接口仿真
09-08
总之，Xilinx DDR3 MIG接口仿真是FPGA设计中不可或缺的一环，它涉及到DDR3内存的特性和访问方式，MIG IP核的配置与使用，以及仲裁策略的实现。通过实践，学习者可以深入了解DDR3内存控制器的设计和验证，提升自己的...
VC707_MIG_DDR3_ddr3mig_fpga_Xilinx_xilinxddr3_
10-04
总结而言，"VC707_MIG_DDR3"项目展示了如何利用Xilinx的MIG工具在FPGA上实现DDR3 SDRAM控制器。通过理解并掌握这部分知识，开发者可以有效地设计出高性能、高可靠性的嵌入式系统，充分发挥DDR3内存的潜力。在实际...
Kintex FPGA DDR控制器MIG使用(AXI4).pdf
03-01
文档可以非常方便地用于FPGA的MIG控制器和ZYNQ上并实现对ZYNQ PS 或者PL的DDR进行读写控制。和官方 的DMA以及VDMA相比， FDMA具备无需驱动程序，只要会FPGA就能读写DDR的简单方便性
介绍下用MIG生成的DDR2-SDRAM控制器
01-06
MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。
基于MIG的DDR3读写测试电路Vivado工程已上板测试
04-01
自己编写的基于MIG IP核的针对DDR3的读写测试电路，非自带的示例工程，可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程，已成功上板调试。附带testbench，tb里包含有DDR3仿真模型及wiredelay模块的使用方法，仅供参考。
DDR-MIG 学习记录
qq_44366923的博客
11-28 1344
（testbench最好直接copy测试工程的，然后替换我们设计的控制模块，否则跟我一样仅仅例化了ddr3模块并连线，得到的结果是init_calib_done信号一直没有拉高）。app_ecc_single_err[7:0] : 该信号在启用ECC时适用，并且与app_rd_data_vali一起有效。为了进行逻辑设计，先打开ip的例化模板(instance module)，查看它的IO口，以确定需要设计哪些信号（不要关注太多信号，容易懵，看与所需功能相关的就好）；在示例设计中，该信号总是与1绑定。
DDR3 控制器 MIG IP 详解完整版 （native&Vivado&Verilog）
热门推荐
小王在努力...的博客
07-07 1万+
本节主要是介绍 Xilinx DDR 控制器 IP 的创建流程、IP 用户使用接口 native 协议介绍和IP 对应的 Example Design 的仿真和上板验证。
FPGA——调用DDR的IP核（MIG核）
居安士的博客
04-11 5935
FPGA——调用DDR的IP核（MIG核） 详细讲解参数的设置步骤
使用DDR MIG例程读写DDR演示
月上柳梢头的博客
11-13 287
DD3 IP核
DDR控制器MIG核的使用
weixin_42039756的博客
02-19 8480
FPGA的片上存储资源bram简单好用，时序清晰，要不是总容量往往就几十Mb谁愿意用DDR呀······ 害，言归正传，因为设计需要存储147718003 双精度浮点复数这样的大号矩阵，所以只能放到DDR上去进行读写。之前在网上找了好多资料，但发现都没有一个很完整的教程教你怎么使用DDR控制器IP核MIG（Memory Interface Generator），所以写了这篇文章主要希望能帮初学者快...
ddr3 mig7 ip
01-18
IP地址表示互联网上的设备的唯一标识，DDR3是一种电脑内存的类型，MIG7则是一个IP核。DDR3 MIG7 IP是一种用来控制DDR3内存的IP核。DDR3内存是一种动态随机存取内存技术，常用于计算机系统，尤其是个人电脑和服务器。DDR3 MIG7 IP核是用来优化DDR3内存控制器的性能和功能，提高数据传输速度和效率。 DDR3 MIG7 IP核具备多种功能，包括自动初始化DDR3内存、处理数据传输和存储等。它能够实现高速数据传输和稳定的内存性能，使得计算机系统能够更高效地执行任务。通过使用DDR3 MIG7 IP核，可以提高计算机系统的整体性能，并降低功耗。 DDR3 MIG7 IP核由Xilinx公司开发，适用于Xilinx FPGA芯片。它提供了一种方便、灵活和可定制的解决方案，可以适应不同的计算机系统需求。同时，DDR3 MIG7 IP核还支持各种标准和协议，例如AXI接口和DDR3协议，使得它能够与其他系统组件无缝集成。 综上所述，DDR3 MIG7 IP核是一种用于控制DDR3内存的IP核。它具备优化DDR3内存控制器性能和功能的能力，使得计算机系统能够更高效地运行。通过使用DDR3 MIG7 IP核，可以提高计算机系统的性能和功率效率，适应各种应用场景。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值