收藏：不能不刷的数字后端面试题，含解析

今年的秋招更看重求职人员的学历和能力。高校人才供给增加，往年那样的供需失衡现象可望有较大改观。对于正在或者即将参加秋招的同学们来说，面对面试笔试心中还是有些胆怯。

今天精选了10道数字IC后端面试题，希望能给大家带来帮助，建议收藏。

Q1、什么是high fanout nets，和其它net相比有什么不同?

HFN顾名思义就是有非常大扇出的net，例如clock、set/reset、scan enable，他们的扇出超过了set_max_fanout设置的值。

HFNS （high fanout net synthesis）被用来平衡负载。过高的负载会影响延时和transition。

HFNS通常用在placement阶段，也可以用在synthesis阶段

Q2、什么是工艺角（process corner）?

工艺角就是PVT（process、voltage、temperature）

静态时序分析工具需要在不同的PVT下分析setup/hold问题。

Q3、什么是physical-only cell?

physical only cell是指在物理实现过程中没有逻辑关系的Cell，例如tap cell、decap cell、endcap cell、filler cell、tie cell。

Q4、什么是Physical design？

Physical design（物理设计）是将电路描述（netlist）转化为物理版图的过程。在物理设计的过程中需要确定cell的位置（placement）和cell之间的走线（routing）。

Q5、10MHz设计和100MHz，哪个更加复杂?

100MHz，因为更高的频率意味着更小的周期，更难解决设计中的violations

Q6、什么是Floorplan？

Floorplan是物理设计中决定macro placement、power grid和IO placement的过程。

Q7、如果你的设计存在IR drop和congestion问题，你该如何去修复?

①、增加strap width

②、增加strap 数量

③、使用合适的blockage

Q8、在做CTS之前需要进行哪些检查？

①是否完成了placement

②power和groud是否pre-routed

③预估的congestion是否acceptable

④预估的timing是否acceptable

⑤预估的maxtransition/capacitance是否没有violations

⑥High fan-out net

Q9、什么是Tie-high和Tie-low cell?

Tie-high和Tie-low cell用来将某些pin连接到power和groud

Q10、什么是power gating cells？

power gating 用来避免静态功耗。

power gating cells是指∶

power switchs、levelshifters、retention registers、isolationcells和power controller等。

如果你想要快速入门、转行做数字I，不妨到C验证移知官网学习这些课程，给自己一次蜕变的可能。芯片东西还是挺多的，要讲的也太多。慢慢学吧。祝好运！