Simple FSM

已于 2024-06-03 15:10:13 修改
阅读量336 收藏
点赞数 1
分类专栏： HDLBits 文章标签： fpga开发 笔记
于 2024-04-11 09:04:27 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pmlcreating/article/details/137623482
版权

1.  Simple FSM1 asy reset

module top_module(
    input clk,
    input areset,    // Asynchronous reset to state B
    input in,
    output out);//  

    parameter A=0, B=1; 
    reg state, next_state;

    always @(*) begin    // This is a combinational always block
        case(state)
            A:
                begin
                    if(in==1'b1) next_state=A;
                    if(in==1'b0) next_state=B;
                end
            B:
                begin
                    if(in==1'b1) next_state=B;
                    if(in==1'b0) next_state=A;
                end
        endcase
    end

    always @(posedge clk, posedge areset) begin    // This is a sequential always block
        if(areset)
            state<=B;
        else
            state<=next_state;
    end

    assign out=state;

endmodule

2. Simple FSM1 sy reset

module top_module(clk, reset, in, out);
    input clk;
    input reset;    // Synchronous reset to state B
    input in;
    output out;//  
    reg out;

    parameter A=0;
    parameter B=1;

    reg present_state, next_state;

    always@(*)
        begin
           case (present_state)
                A:
                    begin
                        if(in==1'b1) next_state=A;
                        if(in==1'b0) next_state=B;
                    end
                B:
                    begin
                        if(in==1'b1) next_state=B;
                        if(in==1'b0) next_state=A;
                    end
            endcase 
        end
    
    always @(posedge clk) begin
        if (reset) begin  
            present_state=B;
        end else begin
            // State flip-flops
            present_state = next_state;             
        end
    end
    
    assign out=present_state;

endmodule

3.simple FSM2 asy

module top_module(
    input clk,
    input areset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  
 
    parameter OFF=0, ON=1; 
    reg state, next_state;
 
    always @(*) begin
        case(state)
            OFF:
                begin
                    if(j==0) next_state = OFF;
                    else next_state = ON;
                end
            ON:
                begin
                    if(k==0) next_state =  ON;
                    else next_state = OFF;
                end
        endcase
    end
 
    always @(posedge clk, posedge areset) begin
        if(areset)
            state <= OFF;
        else state <= next_state;
    end
 
    
    assign out = (state == ON);
 
endmodule

4.simple FSM2 sy

module top_module(
    input clk,
    input reset,    // Synchronous reset to OFF
    input j,
    input k,
    output out); //  
 
    parameter OFF=0, ON=1; 
    reg state, next_state;
 
    always @(*) begin
        case(state)
            OFF:
                begin
                    if(j==0) next_state = OFF;
                    else next_state = ON;
                end
            ON:
                begin
                    if(k==0) next_state = ON;
                    else next_state = OFF;
                end
        endcase
    end
 
    always @(posedge clk) begin
        if(reset)
            state <= OFF;
        else
            begin
               state <= next_state; 
            end
    end
 
    
    assign out = (state == ON);
 
endmodule

5.simple state transitions 3

module top_module(
    input in,
    input [1:0] state,
    output [1:0] next_state,
    output out); //
 
    parameter A=0, B=1, C=2, D=3;
 
    // State transition logic: next_state = f(state, in)
    always@(*)
        begin
            case(state)
               A:
                   begin
                       if(in==0) next_state = A;
                       else next_state = B;
                   end
                B:
                   begin
                       if(in==0) next_state = C;
                       else next_state = B;
                   end
                C:
                   begin
                       if(in==0) next_state = A;
                       else next_state = D;
                   end
                D:
                   begin
                       if(in==0) next_state = C;
                       else next_state = B;
                   end
           endcase
        end
 
    // Output logic:  out = f(state) for a Moore state machine
    assign out = (state == D);
 
endmodule

6. simple one-hot state transitions 3

module top_module(
    input in,
    input [3:0] state,
    output [3:0] next_state,
    output out); //
 
    parameter A=0, B=1, C=2, D=3;
 
    // State transition logic: Derive an equation for each state flip-flop.
    assign next_state[A] = (state[A]&~in)|(state[C]&~in);
    assign next_state[B] = (state[A]&in)|(state[B]&in)|(state[D]&in);
    assign next_state[C] = (state[B]&~in)|(state[D]&~in);
    assign next_state[D] = (state[C]&in);
 
    // Output logic: 
    assign out = state[D];
 
endmodule

7.Simple  FSM3 asy

module top_module(
    input clk,
    input in,
    input areset,
    output out); //
 
    parameter A=2'd0;
    parameter B=2'd1;
    parameter C=2'd2;
    parameter D=2'd3;
    
    reg[1:0] state;
    reg[1:0] next_state;
    
    // State transition logic
    always@(*)
        begin
            case(state)
                A:
                    begin
                        if(in==0) next_state = A;
                        else next_state = B;
                    end
                B:
                    begin
                        if(in==0) next_state = C;
                        else next_state = B;
                    end
                C:
                    begin
                        if(in==0) next_state = A;
                        else next_state = D;
                    end
                D:
                    begin
                        if(in==0) next_state = C;
                        else next_state = B;
                    end
            endcase
        end
 
    // State flip-flops with asynchronous reset
    always@(posedge clk or posedge areset)
        begin
            if(areset)
                state = A;
            else
                state = next_state;
        end
 
    // Output logic
    assign out = (state == D);
 
endmodule

8.Simple FSM3 sy

module top_module(
    input clk,
    input in,
    input reset,
    output out); //
 
    parameter A=2'd0;
    parameter B=2'd1;
    parameter C=2'd2;
    parameter D=2'd3;
    
    reg[1:0] state;
    reg[1:0] next_state;
    
    // State transition logic
    always@(*)
        begin
            case(state)
                A:
                    begin
                        if(in==0) next_state = A;
                        else next_state = B;
                    end
                B:
                    begin
                        if(in==0) next_state = C;
                        else next_state = B;
                    end
                C:
                    begin
                        if(in==0) next_state = A;
                        else next_state = D;
                    end
                D:
                    begin
                        if(in==0) next_state = C;
                        else next_state = B;
                    end
            endcase
        end
 
    // State flip-flops with asynchronous reset
    always@(posedge clk )
        begin
            if(reset)
                state = A;
            else
                state = next_state;
        end
 
    // Output logic
    assign out = (state == D);
 
endmodule

 

且听风吟567
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
HDLbits答案更新系列11（3.2 Sequential Logic 3.2.5 Finite State Machines 3.2.5.1 Simple FSM 1等）
小k的博客
05-25 7535
今天终于来到了状态机部分的内容，对于这部分内容博主并不是每道题目都那么顺利就解决了，有些题目博主尝试了很多次，希望大家也可以去尝试一下，同时也希望能和大家一起学习，共同进步~
sim_simple_fsm.v
04-14
sim_simple_fsm.v
simple fsm状态机模板应用笔记（二）——simple fsm语法规则
sinat_31039061的博客
05-10 1150
原文地址：https://www.amobbs.com/thread-5668532-1-1.html 如何使用 1. 如何定义一个状态机 语法： simple_fsm( <状态机名称>, def_params( 参数列表 ) ) 例子： /*! fsm used to output specified string */ simple_fsm( print_string, def_params( cons
HDL Bits刷题（Simple FSM 1（asynchronous reset)~Simple FSM 3(Synchronous reset))
weixin_57520386的博客
11-14 209
下面是一输入一输出四个状态的摩尔状态机的状态转换表。下面是一输入一输出四个状态的摩尔状态机的状态转换表。使用以下 状态编码：A=2’b00，B=2’b01，C=2’b10，D=2’b11。下面是一输入一输出四个状态的摩尔状态机的状态转换表。下面是一输入一输出四个状态的摩尔状态机的状态转换表。这是一个摩尔状态机，有两个状态，一个输入，一个输出。这是一个摩尔状态机，有两个状态，一个输入，一个输出。这是一个摩尔状态机，有两个状态，一个输入，一个输出。这是一个摩尔状态机，有两个状态，一个输入，一个输出。
simple fsm状态机模板应用笔记（一）——simple fsm的设计思维和哲学
sinat_31039061的博客
05-10 827
原文地址：https://www.amobbs.com/thread-5668532-1-1.html 说在前面的话 好久没有整理代码了，最近一直在做ARMv8-M系统安全设计相关的研究，虽然忙，但不代表我对自己无聊的爱好——整理一些好玩的代码模板，或者说语法糖——失去了兴趣。人总是会变的，一段时间过去以后，发现过去写的代码真心看着“心累”——宏一律大写看着辣眼睛，比如以前写的状态机脚本，所有做“状态机脚本语法辅助”的宏都是大写，看着果然还是不舒服。这次，我修正了一下自己的编码风格： “所有宏和枚举都是大写
HDLBits-Simple FSM 3(asynhronous reset)
bbbman7的博客
12-07 133
题目： 解析：没什么内容，一个简单的状态机 module top_module( input clk, input in, input areset, output out); // parameter A=0,B=1,C=2,D=3; reg[1:0] state,next_state; always@(*) begin case(state) ...
HDLBits_Simple FSM3(Personal thinking)
qq_41195402的博客
08-19 146
沿用上一题独热码思想 module top_module( input clk, input in, input areset, output out); // parameter A=0,B=1,C=2,D=3; wire [3:0]state, next; assign next[A] = (state[A]&~in) | (state[C] & ~in); assign next[B] = (state[A]&in.
FPGA project : simple fsm
Meng_long2022的博客
08-30 38
【代码】FPGA project : simple fsm。
Verilog Simple FSM3(asynchronous reset,synchronous reset)
Q567782568的博客
12-18 395
reg state默认是一位Verilog在存储时仍是二进制，所以即使代码中是十进制，在赋值时也要注意位数。
HDLBits-Circuits学习小结（七）有限状态机基础(simple FSM、design a moore FSM)
Ryzen3的博客
10-14 1564
目录1 简单的状态机2 简单的状态机----状态转换表3 简单的状态机----应用 1 简单的状态机 这是一个Moore型状态机，有两个状态，一个输入，一个输出。实现此状态机。注意重置状态是B。 solution: module top_module( input clk, input areset, // Asynchronous reset to state B input in, output out);// parameter A=0, B=
简单FSM 状态机
09-07
简单FSM 状态机,参考网站！ http://www.voidinspace.com/2013/05/a-simple-finite-state-machine-with-c-delegates-in-unity/ http://ai-depot.com/FiniteStateMachines/FSM-Framework.html ...
fsm：Go的有限状态机
02-04
FSM for Go FSM是Go的有限状态机。...从examples / simple.go： package main import ( "fmt" "github.com/looplab/fsm" ) func main () { fsm := fsm . NewFSM ( "closed" , fsm. Events { { Name :
simpleFSM:一个基于Javascript的简单FSM
05-20
a simple FSM based on Javascript 参考Javascript Finite State Machine的Usage实现 Reference： FSM Wiki ##特性说明(较之Javascript FSM) ###新增特性 create函数支持4种“重载”形式 create(settingObj) 由配置...
FSM 有限状态机 verilog
03-02
1. 三段式编码（simple_fsm_moore_3_always_best.v）： 在这种编码方式中，状态机的Next state logic、状态寄存器更新和Output logic被分别放在三个独立的`always`块中，这样的划分使得代码更易读且易于维护。例如，...
FPGA CFGBVS 管脚接法
Hello-FPGA
07-16 235
原理图 CFGBVS 接地肯定是不对的，必须拉高到3.3V，还好留了1个0欧姆电阻在这里 还可以飞线补救一下。
[米联客-安路飞龙DR1-FPSOC] FPGA基础篇连载-18 I2C MASTER控制器驱动设计
米联客(milianke)
07-17 471
本文讨论了I2C Master控制器的系统框图和关键信号，包括I2C操作请求、总线忙指示、时钟分频器、发送和接收移位模块等。通过SCL时钟和I2C状态机控制SCL和SDA的输出逻辑和时序。文章还介绍了状态机设计和总线错误指示模块。总的来说，文章主要涵盖了I2C通信协议的工作原理和关键部件的功能。
Xilinx FPGA DDR4 接口配置基础（PG150）
最新发布
hi94的博客
07-17 581
内存控制器（MC）旨在从用户界面（UI）块接收读取、写入和读取-修改-写入事务，并以低延迟高效地将它们发送到内存，满足所有DRAM协议和时序要求，同时使用最少的FPGA资源。该控制器还允许通过UI控制信号对低级功能进行一定程度的控制，例如按事务基础上的自动预充电（AutoPrecharge），以及可以用于确定何时发出DRAM刷新命令的信号。指的是数据总线在传输数据时的效率。最高支持 32 GB的组件密度，64 GB的LRDIMM，128 GB的RDIMM，16 GB的SODIMM和16 GB的UDIMM。
【AI服务器】基于PCIe总线架构的2路10G光纤通道适配器
YEYUANGEN的专栏
07-14 423
基于 PCI Express 总线架构的 2 路 10G 光纤通道适配器， 该产品为半高半长 PCIe 卡， 适合于于目前主流半高机箱的服务器或超微工作站。板卡采用 Xilinx 28nm Kintex-7 系列 FPGA 作为主处理器，具有 1 组 64 位 DDR3 SDRAM 作为高速缓存，前面板具有 2 路 SFP+光纤收发器，可以提供 2x 10G 的光纤或以太网数据收发能力。板卡采用风冷散热，具有温度监控功能。可广泛应用于光纤数据采集、高性能计算（HPC）等场景。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值