7系列高速收发器简介 GTP IP核

前言

对7 Series FPGAs Transceivers Wizard v3.6 IP进行介绍，对example design工程作仿真说明。

相关手册有：ug476_7Series_Transceivers 、 PG168_7 Series FPGAs Transceivers Wizard v3.6 、UG626_SynthesisandSimulationDesignGuide

 

 

1、example工程介绍

若想将GTP/GTX/GTH IP嵌入自己设计的工程中，则新建一个IP，打开IP的example工程后，可以看到其架构如下图所示。将示例工程顶层中的FRAME_GEN/FRAME_CHECK模块去掉，将数据接口连接到自己的设计工程中即可。

初步接触GTX/GTH/GTY的IP核的话，可以先仿真example_design工程，在确认仿真波形传输的数据之后，再作修改将GTX/GTH/GTY的IP核嵌入自己的工程中。

 要想将将GTX/GTH/GTY的IP核嵌入自己的工程中，步骤如下：

1. 配置GTH IP，打开example_design工程。

2. 修改example_design工程顶层，首先，去掉FRAME_GEN/FRAME_CHECK模块；然后，将TX_DATA/RX_unScrambled_DATA作为接口信号送出顶层，即将整个example_design封装成一个黑盒，TX_DATA/RX_unScrambled_DATA封装成用户接口进行数据的传输。

 

2、IP 配置流程

这里仅是简单配置一下IP，只为了方便仿真。

 

 

 在上图中TX/RX编码Encoding/Decoding如果不选的话，在仿真的时候，会出现gtwizard_0 IP送出的数据与发送的数据比对不上的情况。

 

3、仿真说明

打开example design工程

 仿真的时候，将example_design工程顶层和FRAME_CHECK模块添加入观察信号，可以得到下面的波形。下图中的红色圈起部分，是同步帧头吧，之后就是传输的数据，从0开始递增。

整个仿真可能会运行3-5分钟左右的 样子，仿真结束后会有下面的信息提示。

TX发送的数据

RX接收到的数据： 可以看到在同步枕头0000FB之后，是传输的数据，从00、01、02依次递增。

 

 

 

参考文献

作者	博客
1、没落骑士	7系列高速收发器总结 GTP IP核配置篇
	7系列高速收发器总结 GTP IP核使用篇
2、XTWL TPCL	Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念
	Xilinx 7系列GTX的初步问题定位方法
3、ERROR:99	[ZYNQ入门宝典]GTX高速口怎么玩(一)
4、Evening_FPGA	Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
	Xilinx-7Series-FPGA高速收发器使用学习—TX发送端介绍
5、风中月隐	基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解
6、R@	XILINX GTX学习笔记
7、	xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
8、	【FPGA】賽灵思GTH/GTX内核使用------------------1
9、king阿金	GTX高速收发器Transceiver概述与收发共同特征(UG476)