【HDLBits刷题】Dff8r

最新推荐文章于 2023-08-13 22:31:21 发布

李十一11

最新推荐文章于 2023-08-13 22:31:21 发布

阅读量1.2k

点赞数 2

分类专栏： HDLBits刷题 Verilog 数字电路文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_22774445/article/details/124333643

版权

Verilog 同时被 3 个专栏收录

63 篇文章 3 订阅

订阅专栏

HDLBits刷题

60 篇文章 17 订阅

订阅专栏

数字电路

20 篇文章 4 订阅

订阅专栏

该博客详细介绍了如何使用Verilog语言创建8个带有活动高同步复位的D型触发器。每个DFF都由时钟的上升沿触发。在时序电路的描述中，使用了`always`块，并在时钟上升沿和复位信号上设置敏感列表。当复位信号为1时，所有触发器的输出被清零，否则输出跟随输入数据d变化。

摘要由CSDN通过智能技术生成

Create 8 D flip-flops with active high synchronous reset. All DFFs should be triggered by the positive edge of clk.

写一个带reset高电平有效复位的D触发器（时钟是上升沿触发）

另外最好把在过程语句中的变量设置成reg格式，比如此处的q。（赋值语句左边的）

module top_module (
    input clk,
    input reset,            // Synchronous reset
    input [7:0] d,
    output [7:0] q
);
    always @(posedge clk)begin // 注意不是always @(posedge clk or posedge reset)
        if(reset == 1)
            q <= 8'd0;
        else
            q <= d;
    end
endmodule

always的用法：

1、对组合电路进行描述时，需要把全部的输入信号列入敏感事件列表

2、对时序电路进行描述时，需要把时间信号和部分输入信号列入敏感事件列表；至于需要把那些输入信号列入敏感事件列表中，需要具体问题具体看。