Q:
杜老师您好:
我是一名在校学生,通信工程专业。最近偶然读到您的书,觉得对我了解FPGA仿真具有启发作用,故对您在书中的代码做了仿真。
但是仿真过程中碰到了一个小问题迟迟无法解决,希望您能从百忙之中抽空看下我的问题。
1.我最近在仿真你书本《数字通信同步技术MATLAB与FPGA实现》的第七章位同步
2.在第二小节的代码中E7_2_IntBitSync仿真的时候只要有cos这个内核存在仿真似乎就存在问题
3.在modelsim中一直说Warning: (vsim-7) Failed to open VHDL file "cos_SINCOS_TABLE_TRIG_ROM.mif" in rb mode.
Fatal error in Subprogram read_meminit_file at D:/ISE14.7/ISE_install/14.7/ISE_DS/ISE/vhdl/src/XilinxCoreLib/iputils_mem87.vhd line 133
4.我一直找不到这个IP核的mif文件
希望老师您能解答我这个问题
A:解决办法有两个:
1)重新生成IP核,再仿真测试,看是否是IP核生成本身的问题;
2)确认MODELSIM安装是否完整,安装要求对XILINX的仿真库进行编译,编译成功后才能对IP核进行仿真。
祝愉快!