Allegro布线时候添加了Region约束规则，但是选择布线的时候不起任何效果

最新推荐文章于 2024-07-11 16:21:18 发布
最新推荐文章于 2024-07-11 16:21:18 发布
阅读量2.5k 收藏 2
点赞数 2
分类专栏： Cadence 文章标签： Allegro
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37449342/article/details/106795091
版权

问题描述： Allegro添加了Region约束规则，但是布线的时候并没有作用，效果如下：
在这里插入图片描述

问题分析： 布线的时候线宽没有选择Constraint，而是指定了线宽20mil
具体操作：

将侧边栏Options中线宽选择Constraint即可：
在这里插入图片描述
最终效果如下：
在这里插入图片描述

love421
关注
专栏目录
Allegro172版本不显示Microvia间距规则的解决办法
weixin_54787054的博客
10-31 382
在用Allegro进行PCB设计的时候，进行盲埋孔单板设计的时候，有时会使用到Microvia，当然就要对Microvia进行规则设置，如下图。但是当版本升级到了172的时候，会发现Microvia的间距规则消失了。Allegro166版本的时候，Microvia规则是一直存在的。如何让Microvia间距规则显示出来，具体操作如下。版本不显示Microvia间距规则的解决办法。只有BB via的规则。
pcb布线规则和技巧之Allegro设置Cline到Shape按照区域规则避让操作指导
11-16
pcb布线规则和技巧之Allegro设置Cline到Shape按照区域规则避让操作指导
Allegro PCB的间距约束值小于实际值仍然报错
wang_ze_ping的博客
02-17 790
点击Tools中的Update DRC：
Cadence Allegro 设置区域规则
最新发布
qq_52552006的博客
07-11 585
cadence allegro区域规则设置
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例
谢绝(无视)留言与私信
08-31 3443
用allegro的区域规则, 消除元件管脚间距太小的DRC报错.
ALLEGRO 导入约束规则问题，和遇到的问题，大家一起探讨
aj_297的博客
04-18 261
希望初学一起讨论
Allegro中规则开关设置
weixin_40305633的博客
07-25 1953
规则开关的设置与否，会导致后续检查时候能否发现设计问题，在设计CM规则完成后，如果没有打开规则开关，有些设计上的问题可能会发现不了。因为软件默认的规则开关有些会检查不到，容易导致一些问题无法发现；②设置间距规则开关间距规则开关，软件默认的没有全部勾选，在Allegro中，设置完CM规则，还需要将规则开关打开；①首先设置电气开关电气开关需将所有选项设置到on；③相同网络间距规则开关软件默认是勾选了一部分，...
Allegro在PCB中区域规则设置方法
filthyfrank的博客
06-25 1025
Allegro在PCB中区域规则设置方法
Allegro16.6约束规则设置详解(图文并茂)
01-03
对于学习和使用Allegro 16.6的设计师来说，深入理解和掌握约束规则的设置能够有效提升设计的准确性和效率，避免在后期制造过程中出现不符合要求的问题。本文通过图文并茂的方式，详细介绍了各种约束规则的设置方法，...
pcb布线规则和技巧之Allegro基本规则设置指导书
11-16
PCB布线规则和技巧之Allegro基本规则设置指导书 PCB设计者需要了解的一系列基本规则设置指导书，以便快速、高效地完成PCB设计。下面是Allegro基本规则设置指导书的详细介绍： 一、Analysis Modes Analysis Modes...
Allegro16.6约束规则设置详解
09-15
### Allegro16.6约束规则设置详解 #### 前言 Allegro16.6是一款由Cadence设计的高性能PCB设计软件，它提供了丰富的约束规则设置功能，帮助设计者确保电路板的电气性能和物理特性满足设计需求。本文将深入探讨...
Allegro16.3约束设置
12-11 1853
差分对的约束设置 第一步，差分对的设置 差分对的设置有很多方法，下面介绍两种最常用的方法。 1． 点击菜单Logic→Assign Differential Pair... 弹出以下对话框。 点击你想要创建差分对的Net1和Net2,填入差分的名字，点击Add后就成功创建了差分对。 点击Auto Generate按钮后，弹出以下对话框： 在第一个输入框填入Net的主要...
Allegro添加区域规则
m0_72065741的博客
06-07 882
当芯片的引脚间距很小，比设置的规则线距小时，拉线就会报错，此时需要添加区域规则去避免这种报错。
Allegro设置区域规则的方法
qizhi321123的博客
12-22 8389
1.像在BGA封装下，他的线宽，line与via的间距规则应该要比平常的规则短一些。 2.打开约束管理器，Setup-Constraints-Constraint Manager，然后找到Physical下的Region。 3.新建一个Region。 4.将它命名为BGA_1（这个名字可以自定义）,填上相应的参数即可。 5.点击Shape的Polygon选项，在Options中Active Class选项选择Constraint Region，层选择All，所有层都适用，Assign to Regi
Allegro基本规则设置指导书之Spacing Region特殊规则区域使用
tianpu2320959696的博客
10-12 717
布线的时候原本线距12mil走得好好的，接入连接器或者芯片pin脚的时候间距只能走7mil，满屏的DRC，此时就需要在连接器或芯片周边放一个Region属性的shape，表示此处的space规则比较特殊；原文链接：https://blog.csdn.net/daxing198612/article/details/127361854。版权声明：本文为CSDN博主「凹凸曼的大表哥」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
allegro 遇到的问题汇总 避免忘记
热门推荐
lailxn的专栏
07-19 4万+
1、 更新封装 封装修改后，在allegro下palce--update symbols。在package symbol下选择要更新的封装。 注意勾选 update symbol padstacks Ignore FIXED property。 2、如何批量放置VIA？ 比方
Allegro基本规则设置指导书之Spacing规则设置
tianpu2320959696的博客
10-11 913
进入规则设置界面1.设置Line 到其他的之间规则：2.设置Pins 到其他的之间规则：3.设置Vias 到其他的之间规则：4.设置Shape 到其他的之间规则：5.设置Bond Finger 到其他的之间规则：6.设置Hole 到其他的之间规则：7.设置BB Via Gap 到其他的之间规则：
28-cadence17.4 allegro的区域规则设置
weixin_44479192的博客
08-23 2162
cadence17.4 allegro的区域规则设置
DDR约束设置详解：ALLEGRO布线规则步骤
ALLEGRO是一款广泛用于PCB设计的电子设计自动化软件，其约束规则设置是确保高速电路性能的关键环节。本文以DDR（双倍数据速率）模块为例，详细阐述了如何在ALLEGRO中设置有效的约束规则。 首先，DDR电路有特定的...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值