跨时钟域同步3---多bit信号同步(延迟采样法/慢到快)

最新推荐文章于 2024-07-19 15:05:56 发布
最新推荐文章于 2024-07-19 15:05:56 发布
阅读量2.7k 收藏 15
点赞数 1
分类专栏： # 数字IC前端设计基础 文章标签： 跨时钟域 verilog 同步 数字电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_39507748/article/details/121042645
版权
本文详细介绍了在数字电路设计中，跨时钟域同步多bit信号的方法，包括频率相差较小、较大及无数据使能信号等情况下的处理策略。通过延迟采样法，确保在数据有效时间段的中间时刻进行安全采样，从而提高同步精度和资源利用率。
摘要由CSDN通过智能技术生成

一、有din_en信号&&频率相差较小

假设两个异步时钟频率比为 5， 我们可以先用延迟打拍的方法对数据使能信号进行 3 级打拍缓存以检测其上升沿，此时得到的上升沿信号刚好在数据使能信号的中间时刻附近，然后就可以在快时钟域对慢时钟域的数据信号进行采集了。具体对数据使能信号打几拍，需要根据快慢时钟的频率比来决定。

该方法的基本思想就是选择合适的时刻（例如数据的中间时刻）去采集信号，而不用同步多位宽的数据信号，可节省硬件资源。

module delay_sample(
    input               rstn,
    input               clk1,
    input [7:0]
了解本专栏 订阅专栏 解锁全文 超级会员免费看
耐心的小黑
关注
专栏目录
订阅专栏
VL48-使用Verilog解决多bit MUX同步器—慢时钟域同步到快时钟域（多bit跨时钟域），快时钟同步使能端并通过该使能端控制输出数据
qq_21952195的博客
10-05 657
解决duobit同步器，打两拍实现
跨时钟域信号同步方法6种
03-10
讲述在IC设计中，跨时钟域信号同步方法6种
多bit跨时钟域同步_如何跨多个设备同步游戏应用
cumian8165的博客
08-04 408
多bit跨时钟域同步by Shukant Pal 通过Shukant Pal 如何跨多个设备同步游戏应用 (How to synchronize your game app across multiple devices) If you’re having problems with online game synchronization, you’re in the right place!...
MATLAB实现两组不同数据的时间对齐/同步
热门推荐
liutaojia的博客
10-25 1万+
两组不同数据的时间同步 对两组不同数据进行融合的过程中，需要保证两组数据的时间标签的完全对齐的。这里利用MATLAB实现两组数据的时间标签对齐，其中要求数据Data1的采样频率大于数据Data2的采样频率。 function SynMatrix = TimeSyn2Data(Data1, Data2) % Data1: N Rows & 1 Column; Data2: M Rows ...
【数字IC手撕代码】Verilog单bit跨时钟域快到慢，慢到快，(打两拍，边沿同步，脉冲同步)|题目|原理|设计|仿真
weixin_43698385的博客
02-19 1万+
【数字IC手撕代码】Verilog单bit跨时钟域快到慢，慢到快，(打两拍，边沿同步，脉冲同步)|题目|原理|设计|仿真
FPGA设计之跨时钟域（CDC）设计篇（3）----单bit信号的跨时钟域（CDC）处理方法（手撕代码）
最新发布
孤独的单刀
07-19 1万+
单bit信号的跨时钟域（CDC）处理方法（手撕代码）
慢时钟域到快时钟多bit信号跨时钟域处理
09-06
在处理慢时钟域到快时钟域的多bit信号跨时钟域问题时，有几种方法可以选择。其中一个常用的方法是使用同步器和边沿检测。 首先，使用同步器来将慢时钟域的信号转换为快时钟域的信号。同步器可以确保在快时钟域中...
IC数字常见问题（三）单比特信号的跨时钟域处理和多比特信号的跨时钟域处理
buzhiquxiang的博客
07-19 3133
慢时钟域信号同步到快时钟域的处理方法： 两级触发器同步（频率相差2倍以上）：不需要考虑快时钟域信号采样的丢失，但可能会采样到冗余信号 边沿检测同步器（频率相差2倍以上）：为了避免快时钟多次采样，需要对信号进行边沿检测，使用边沿检测同步 握手处理（频率相差2倍以下）：为了避免快时钟采样丢失，需要进行握手的同步处理 上升沿检测：快时钟先将输入信号进行两级同步处理，再进行一个时钟的延迟，延迟后的信号取反与同步信号做与逻辑。得到信号上升沿 module posedge_detection ( input
多bit MUX同步器
小柚子的博客
04-10 1065
多bit MUX同步器 题目描述 在data_en为高期间，data_in将保持不变，data_en为高至少保持3个B时钟周期。表明，当data_en为高时，可将数据进行同步。 本题中data_in端数据变化频率很低，相邻两个数据间的变化，至少间隔10个B时钟周期。 电路的接口如下图所示。端口说明如下表所示。 题目解析 (1)对单比特的数据有效标志信号在clk_b时钟域打两拍 (2)将同步后的数据有效标志信号作为多路选择器的选通信号，由于data_en的时序等同于 data_in，也就保证了data_
跨时钟域同步2---单bit信号同步实战(快到慢+慢到快)——学习笔记
sinat_41896858的博客
03-14 7714
原文见耐心的小黑https://zhuanlan.zhihu.com/p/452183878 一、快时钟域>>>慢时钟域 我们假定有两个时钟，CLK1 和 CLK2，还有一个信号叫 READ，CLK1 时钟频率快于 CLK2，现在我们需要将READ 信号同步到CLK2时钟域下。 1、方法一：展宽+打拍同步 READ_DLY1 信号是 READ 信号相对于 CLK1 时钟打一拍产生的，READ_DLY2 信号是 READ 信号相对于 CLK1 时钟打两拍产生的，由于单纯的 READ 信号宽度
跨时钟域 单脉冲 脉冲信号同步问题——快到慢（1）
记录所学，分享知识，结识挚友
02-20 1588
本文先给出快时钟域到慢时钟域脉冲信号同步的方法之一：脉冲展宽+3级同步器（或2级同步器亦可）。给出设计和仿真源码。
跨时钟域刷题
借问众神明的博客
06-18 401
跨时钟域的信号分为两类，一类是单比特的信号，一类是多比特的信号。 对于单比特信号，可以分为两种情况：对于多比特信号：一般采用异步FIFO、异步双口RAM、握手、格雷码方式处理。 该题为笔试遇到的遇到真题，该题主要考察了多比特信号的处理，且为慢时钟域到快时钟域。 思路：将计数结果换成格雷码，并在快时钟域下打两拍处理。 2.仿真结果如下： 当计数步进为2时，格雷码每次变化的数不为1，不满足单比特变化，在跨时钟域时容易出问题，使得采样有误。思路：将脉冲信号进行展宽，然后同步到慢时钟域，再将反馈回快时钟域的信号
【FPGA - 基础知识（四）】跨时钟域（Clock Domain Conversion,CDC）
lut029的专栏
02-09 3260
前言 跨时钟域（Clock Domain Conversion,CDC），无论是招聘笔试还是实际应用，都是数字IC前端的常见问题；还可变向地称为“脉冲同步问题”，“脉冲检测问题”等。 一、跨时钟域场景 跨时钟域场景可分为以下几种： 单bit信号 1）从慢时钟域到快时钟域（快采慢）。 2）从快时钟域到慢时钟域（慢采快）。 多bit信号 1）异步FIFO(地址：格雷码) 2）握手...
IC学习笔记9——多比特信号的跨时钟域处理方法之“MUX/DMUX同步器”
qq_32100199的博客
05-25 1万+
一、“打两拍”处理多比特信号跨时钟域的问题 如上图所示adata信号从2’b00变到2‘b11，一段时间之后再变为2’b00，但是因为寄存器同步器的delay有随机性，可能是一个周期之后就同步过去了，也可能需要两个周期。 这样我们就可能在bdata1上看到一个周期的2’b01，之后也可能看到一个周期的2’b10，这两个值都是adata没有出现过的，也就是说bdata1出现了错误的值。 为了解决这个问题，我们介绍一种"MUX/DMUX同步器“来解决多比特信号的跨时钟域问题。 二、MUX/DMUX同步器 2.
快到慢的跨时钟域处理
weixin_44101336的博客
04-24 4989
如果你写过异步FIFO，格雷码的传输就已经包括慢时钟域到快时钟域以及快时钟域到慢时钟域的处理方法了，自己之前的异步FIFO由于理解没到位，快时钟域到慢时钟域的处理也是打拍，原因是快时钟域的时钟频率不够快。所以debug没问题。 步入正题 快到慢常用异步握手。 握手包括同步握手和异步握手； 1、同步握手： AXI协议的VALID 和 READY信号就是同步握手关系； 2、异步握手（参考除夕之夜微信公众号） 同步逻辑设计中，脉冲信号是指从快时钟域输出的有效宽度小于慢时钟周期的信号。如果慢时钟域直接去采集这种窄脉
FPGA——浅谈跨时钟域
three_yanlili的博客
11-28 1万+
本篇文章仅用于个人学习，如有雷同，我抄他的。
谈谈跨时钟域传输问题（CDC）
Reborn Lee
09-24 1万+
目录 前言 单比特信号的跨时钟域传输 慢时钟域到快时钟域 快时钟域到慢时钟域 多比特信号的跨时钟域传输 异步FIFO 握手协议 前言 CDC（Clock Domain Conversion）问题，一直是IC前端设计，FPGA设计的热点问题，特别是在校招面试笔试时候，是问的最多的一个问题，我之前关于这个问题以及相关问题，写了一些总结，但比较分散，今天简单汇总总结一下。 跨时钟域问...
FPGA笔记——跨时钟域处理
weixin_44348260的博客
06-26 2059
FPGA跨时钟域处理 参考文章1：https://blog.csdn.net/baidu_25816669/article/details/103817314 参考文章2：http://dengkanwen.com/238.html 跨时钟域问题 1.跨时钟域 若一个电路launch时钟和capture时钟不是同一个时钟，就是跨时钟域电路 若两个时钟是同步时钟就是同步时钟域 若两个时钟是异步时钟就是异步时钟域 lanch时钟为CLKA，capture时钟为CLKB，该电路为典型的跨时钟域的例子。 跨时钟例
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

耐心的小黑

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值