FPGA驱动FT601实现USB3.0相机 OV5640视频采集 提供2套工程源码和QT上位机源码

已于 2024-01-16 15:25:00 修改
阅读量1.7k 收藏 14
点赞数 1
分类专栏： 菜鸟FPGA图像处理专题 文章标签： fpga开发 FT601 USB3.0 OV5640 图像处理
于 2023-06-12 09:01:23 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41667729/article/details/131077090
版权

目录

1、前言

目前USB3.0的实现方案很多，但就简单好用的角度而言，FT601应该是最佳方案，因为它电路设计简单，操作时序简单，软件驱动简单，官方甚至提供了包括FPGA驱动在内的丰富的驱动源码和测试软件；

本设计用FPGA驱动FT601芯片实现USB3.0数据通信，使用同步245模式通信，提供2套vivado工程源码，一套是verilog代码生成的彩条视频经过图像三帧缓存至DDR3后读出，图像给到FT601发送出去，PC机读取FT601发来的视频，并用QT上位机接收视频并显示出来，该工程针对的是手里没有摄像头或者视频输入源的朋友；如果你手里有OV5640摄像头，那么适合第2套工程，第2套工程是采集OV5640摄像头数据，视频经过图像三帧缓存至DDR3后读出，图像给到FT601发送出去，PC机读取FT601发来的视频，并用QT上位机接收视频并显示出来；
本设计完全可以模拟和实现USB3.0相机的功能；代码编译通过后上板调试验证，可直接项目移植，适用于在校学生做毕业设计、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的USB3.0通信和图像传输领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式以及上板调试的演示视频放在了文章末尾，请耐心看到最后；

2、FT601芯片解读和时序分析

FT601功能和硬件电路

FT600/601Q 的技术参数如下：
FT600&601Q 芯片是 FT 最新推出的 USB3.0 to FIFO interface IC，实现 USB3.0 与 16/32bit 并行 IO 接口之间的数据传输。
整个 USB 通信协议全部由芯片驱动自行完成，开发者无须考虑 USB 底层固件的编程。
兼容支持 USB3.0（5Gbps）,向下兼容 USB2.0（480Mbps and 12Mbps）传输。
高达 8 个可配置 Endpoint. >>支持 2 种 FIFO 传输协议，最大传输可达 400MB/s。
芯片内部有 16K 字节的缓冲区，可以进行数据的大吞吐量操作。
支持远程唤醒功能。
芯片支持多种 IO 电压：1.8V,2.5V.3.3V。
通过 16bit D[O：15]或 32bit D[0:31]并行数据线和读写状态／控制线 RXF、TXE、RD、WR，加上时钟 CLK，使
能 OE 信号线就可实现与 CPU/FPGA 的数据交换。
该芯片内部集成 1.0V LDO,可提供给芯片核心部分使用。
工业级芯片，工作温度范围-40 to 85℃。
芯片框架如下：
在这里插入图片描述
外围电路设计参考如下：
在这里插入图片描述
FT600/601Q 支持的多种传输模式，其中 245 Synchronous FIFO 模式和 Multi-Channel FIFO 模式是我们最常用的模式。我们这里介绍的 demo 以 245 Synchronous FIFO 模式为例；传输模式通过GPIO引脚高低电平配置，配置真值表如下：
在这里插入图片描述

FT601读时序解读

245 Synchronous FIFO 模式读时序如下：
在这里插入图片描述
RXF_N为读数据状态信号，RXF_N为低电平期间FPGA可以读取FT601数据；
检测到RXF_N低电平后，拉低OE_N和RD_N，然后开始读数据；
检测到RXF_N高电平后，拉高OE_N和RD_N，然后退出读数据状态；

FT601写时序解读

245 Synchronous FIFO 模式写时序如下：
在这里插入图片描述
TXF_N为读数据状态信号，RXF_N为低电平期间FPGA向FT601写入数据；
检测到TXF_N低电平后，拉低WR_N，然后开始向FT601写入数据；
检测到TXF_N高电平后，拉高WR_N，然后退出写数据状态；

3、我这儿的 FT601 USB3.0通信方案

我这儿现有的FPGA基于FT601和FT602的USB3.0通信方案主要有简单的测速方案、图像传输方案，图像传输方案包括简单的彩条传输采集、OV5640摄像头传输采集、HDMI视频采集，HDMI视频采集抓拍、USB3.0 UVC视频等等，所有工方案均包括FPGA工程和QT上位机源码；感兴趣的可以去我的FT601 USB3.0通信专栏阅读，专栏地址如下：
https://blog.csdn.net/qq_41667729/category_12339160.html?spm=1001.2014.3001.5482

4、vivado工程1–彩条视频采集传输

开发板FPGA型号：xc7k325tffg900-2；
开发环境：vivado2022.2；
输入：彩条视频；
输出：FT601–USB3.0接口；
应用：模拟和实现USB3.0相机的功能；

详细设计框图及其原理

详细设计框图如下：
在这里插入图片描述
彩条视频：
用verilog代码生成一个VGA时序的，分辨率为1280x720@60Hz的彩条视频，完全可以模拟各种相机和视频输入设备，手里没有摄像头或者板子没有视频输入接口的兄弟可以拿这个东西去用，很实用；
FDMA图像缓存：
FDMA图像三帧缓存，经常看我文章的兄弟都知道，这是我惯用的图像缓存套路，它由FDMA控制器和FDMA构成，作用是将输入的视频缓存到DDR3里做三帧缓存后再读出来，目的是使得图像数据的输入输出跨时钟域读写，输出图像平稳无撕裂等现象；关于FDMA的详细设计说明，请参考我之前的文章：点击直接前往
FT601 模块：
就是FT601的verilog驱动代码，根据FT601芯片读写时序实现接口对接，这里很简单；关于FT601驱动的详细设计说明，请参考我之前的文章：点击直接前往
FT601 驱动：
这是官方给的FT601 驱动，文件已包含在了我提供的资料包里；
QT上位机：
基于c++的QT，调用官方API，实现USB3.0接口的视频数据实时采集并显示，我提供的资料包里有QT上位机软件和QT源码，做嵌入式软件开发的兄弟可以拿去参考；

vivado工程解读

工程Block Design如下：
在这里插入图片描述
综合后的工程代码架构如下：
在这里插入图片描述
综合编译完成后的FPGA资源消耗和功耗预估如下：
在这里插入图片描述

5、vivado工程2–OV5640视频采集传输

开发板FPGA型号：xc7k325tffg900-2；
开发环境：vivado2022.2；
输入：OV5640摄像头；
输出：FT601–USB3.0接口；
应用：模拟和实现USB3.0相机的功能；

详细设计框图及其原理

详细设计框图如下：
在这里插入图片描述
OV5640摄像头和视频采集：
OV5640分辨率为1280x720@60Hz，纯verilog实现的i2c协议实现对齐内部寄存器的配置，纯verilog实现的图像采集模块将OV5640输出视频采集为VGA时序的RGB888视频输出；
FDMA图像缓存：
FDMA图像三帧缓存，经常看我文章的兄弟都知道，这是我惯用的图像缓存套路，它由FDMA控制器和FDMA构成，作用是将输入的视频缓存到DDR3里做三帧缓存后再读出来，目的是使得图像数据的输入输出跨时钟域读写，输出图像平稳无撕裂等现象；关于FDMA的详细设计说明，请参考我之前的文章：点击直接前往
FT601 模块：
就是FT601的verilog驱动代码，根据FT601芯片读写时序实现接口对接，这里很简单；关于FT601驱动的详细设计说明，请参考我之前的文章：点击直接前往
FT601 驱动：
这是官方给的FT601 驱动，文件已包含在了我提供的资料包里；
QT上位机：
基于c++的QT，调用官方API，实现USB3.0接口的视频数据实时采集并显示，我提供的资料包里有QT上位机软件和QT源码，做嵌入式软件开发的兄弟可以拿去参考；

vivado工程解读

工程Block Design如下：
在这里插入图片描述
综合后的工程代码架构如下：
在这里插入图片描述
综合编译完成后的FPGA资源消耗和功耗预估如下：
在这里插入图片描述

6、上板调试验证

先连接板子和电脑，然后打开QT上位机软件，资料包里的目录如下：
在这里插入图片描述
彩条工程输出QT接收结果：
在这里插入图片描述
ila波形抓取如下：
在这里插入图片描述
OV5640工程输出QT接收结果：
在这里插入图片描述

7、福利：工程代码的获取

福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式1：私，或者文章末尾的V名片。
网盘资料如下：
在这里插入图片描述

9527华安
关注
  • 1
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
FPGA XC6SLX16驱动双目OV5640摄像头采集图像HDMI显示（Verilog HDL实现）.zip
04-11
FPGA XC6SLX16驱动程序，Verilog HDL实现。 项目代码可直接编译运行~
USB3.0芯片FT601Q简介及FPGA实现
qq_43557686的博客
04-06 5929
FT601Q 是 FTDI 推出的一款超高速 USB3.0 芯片，提供高达 5Gbps 的带宽。该芯片不需要额外的固件开发，共有 4 个写通道和 4 个读通道，每个通道的缓冲大小均为 4KB。FT601Q 具有多种工作模式，本文介绍并实现相对简单的同步 FIFO 模式——245 mode。FT601Q 工作模式在上电时检测 GPIO0/GPIO1 来确定，当 {GPIO1,GPIO0}=2‘b00 时，FT601Q 将进入 245 工作模式。首先对 FT601Q 的引脚功能进行介绍，QFN76 封装如下。
FTDI FT60x USB3.0 to AXI bus master
06-18
FT601 USB3.0的verilog驱动。搬运自opencores。 特征: FTDI FT601 USB FIFO 设备的接口。 AXI-4 总线主机，支持增量突发和多个未完成的事务（用于高性能）。 2 x 8KB FIFO（映射到 Xilinx FPGA 中的块母体）。 设计用于在 FPGA 中工作 = 100MHz（根据 FTDI FT60x 最大时钟速率）。 使用 FT60x 245 模式协议（32 位模式）。 支持 32 GPIO。 能够持续管道 AXI-4 突发读取 = 170MB/s并写入 = 230MB/s。
FPGA实现USB3.0 UVC 相机OV5640摄像头输出 基于FT602驱动 提供工程源码和QT上位机源码
qq_41667729的博客
06-15 1449
FPGA实现USB3.0 UVC 相机OV5640摄像头输出 基于FT602驱动 提供工程源码和QT上位机源码 本设计用FPGA驱动FT602芯片实现USB3.0UVC 相机彩条视频输出试验，使用同步245模式通信，提供vivado工程源码，采集OV5640摄像头数据，视频经过图像三帧缓存至DDR3后读出，经过RGB转YUV送入UVC模块，经FT602芯片的USB3.0接口输出到电脑主机，电脑端用FT602官方的软件接收视频，同时也可以用我们提供的QT上位机接收； 本设计完全可以模拟和实现USB3.0 UV
FPGA高端项目：解码索尼IMX327 MIPI相机转USB3.0 UVC 输出，提供FPGA开发板+2套工程源码+技术支持
最新发布
qq_41667729的博客
02-04 2318
FPGA高端项目：解码索尼IMX327 MIPI相机转USB3.0 UVC 输出，提供FPGA开发板+2套工程源码+技术支持
FPGA实现USB3.0 UVC 相机HDMI视频输出 基于FT602驱动 提供工程源码和QT上位机源码
qq_41667729的博客
06-16 1696
FPGA实现USB3.0 UVC 相机HDMI视频输出 基于FT602驱动 提供工程源码和QT上位机源码 本设计用FPGA驱动FT602芯片实现USB3.0UVC 相机彩条视频输出试验，使用同步245模式通信，提供vivado工程源码，用笔记本电脑模拟HDMI摄像头，HDMI视频输入到FPGA开发板板载的ADV7611解码芯片，将HDMI视频解码为RGB视频，FPGA将RGB视频数据经过图像三帧缓存至DDR3后读出，经过RGB转YUV送入UVC模块，经FT602芯片的USB3.0接口输出到电脑主机，电脑端用
基于USB3.0多通道信号采集解决方案
toonyhe的博客
05-30 625
USB3.0具有超高速、高容量的数据传输。在数据密集型图像传输和数据采集应用中得到了广泛的应用。该芯片支持多达8个端点，以及2个额外的通信端点，允许创建多达4个数据输入和4个数据输出通道，输入和输出的双缓冲长度分别为4KB和4KB。传输速度达到480MB/S。USB3.0的应用中也碰到一些问题，通过实战应用中都得到了解决，在此也简单的记录下。当然开发不易珍惜每一分原创和劳动成果，同时注意平时开发过程中的经验积累总结。
1-FPGA-USB3.0-FT601Q简单理论
shenqijiji的博客
08-27 1540
最近有一个FPGA项目中需要使用USB3.0完成高速数据收发，通过USB3.0数据线、母座、FT601Q芯片实现主从设备之间的数据传输。学习资料是米联客的USB3.0 MicroB，而为了提高稳定性和可靠性实物采用的是USB3.0 StandB，那么这篇博客针对USB3.0三种母座接口进行分析，同时对FT601Q芯片进行介绍。下图是从USB规范协议中文版中截取的，可以看出在采用了3路差分信号，传输速率有明显的提升。
FT601Q Multi-Channel FIFO Mode Protocols 多通道Fifo模式
qq_33223845的博客
12-16 1377
FT601Q Multi-Channel FIFO Mode Protocols 多通道Fifo模式
FPGA和USB3.0通信
weixin_43689808的博客
12-21 4331
FPGA和USB3.0通信
FPGA设计实现OV5640 摄像头采集数据VGA显示输出Verilog设计逻辑Quartus工程源码文件.zip
03-16
FPGA设计实现OV5640 摄像头采集数据VGA显示输出Verilog设计逻辑Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module ov5640_rgb565_1024x768_vga( input sys_clk , //系统时钟 input sys_rst_n , //系统复位，低电平有效 //摄像头接口 input cam_pclk , //cmos 数据像素时钟 input cam_vsync , //cmos 场同步信号 input cam_href , //cmos 行同步信号 input [7:0] cam_data , //cmos 数据 output cam_rst_n , //cmos 复位信号，低电平有效 output cam_pwdn , //cmos 电源休眠模式选择信号 output cam_scl , //cmos SCCB_SCL线 inout cam_sda , //cmos SCCB_SDA线 //SDRAM接口 output sdram_clk , //SDRAM 时钟 output sdram_cke , //SDRAM 时钟有效 output sdram_cs_n , //SDRAM 片选 output sdram_ras_n , //SDRAM 行有效 output sdram_cas_n , //SDRAM 列有效 output sdram_we_n , //SDRAM 写有效 output [1:0] sdram_ba , //SDRAM Bank地址 output [1:0] sdram_dqm , //SDRAM 数据掩码 output [12:0] sdram_addr , //SDRAM 地址 inout [15:0] sdram_data , //SDRAM 数据 //VGA接口 output vga_hs , //行同步信号 output vga_vs , //场同步信号 output [15:0] vga_rgb //红绿蓝三原色输出 ); //parameter define parameter SLAVE_ADDR = 7'h3c ; //OV5640的器件地址7'h3c parameter BIT_CTRL = 1'b1 ; //OV5640的字节地址为16位 0:8位 1:16位 parameter CLK_FREQ = 26'd65_000_000; //i2c_dri模块的驱动时钟频率 65MHz parameter I2C_FREQ = 18'd250_000 ; //I2C的SCL时钟频率,不超过400KHz parameter CMOS_H_PIXEL = 24'd1024 ; //CMOS水平方向像素个数,用于设置SDRAM缓存大小 parameter CMOS_V_PIXEL = 24'd768 ; //CMOS垂直方向像素个数,用于设置SDRAM缓存大小 //wire define wire clk_100m ; //100mhz时钟,SDRAM操作时钟 wire clk_100m_shift ; //100mhz时
ftd 的USB驱动包
12-08
一个FTDI USB 转串口驱动，将设备接入电脑上后，进行安装即可使用。
OV5640摄像头采集数据以太网传输PC1080p显示Cyclone 10LP FPGA设计Verilog逻辑源码quartus
11-02
OV5640摄像头采集数据后通过以太网传输PC1080p显示Cyclone 10LP FPGA设计Verilog逻辑例程源码quartus工程文件 //以太网图像行号编号逻辑 Camera_ETH_Formator Camera_ETH_Formator( .Rst_n(Init_Done), .PCLK(camera_pclk), .HREF(camera_href), .VSYNC(camera_vsync), .DATA(camera_data), .wrdata(fifo_wrdata), .wrreq(fifo_wrreq) ); wire fifo_wrreq; wire [7:0] fifo_wrdata; wire [12:0] fifo_usedw; wire GMII_GTXC; assign GMII_GTXC = clk_125m; wire [7:0] GMII_TXD; wire GMII_TXEN; UDP_Send UDP_Send( .Clk(), .GMII_GTXC(GMII_GTXC
基于Cyclone 10LP FPGA设计OV5640摄像头采集HDMI显示例程Verilog逻辑例程源码quartusg工程
11-02
基于Cyclone 10LP FPGA设计OV5640摄像头采集HDMI显示例程Verilog逻辑例程源码quartusg工程文件 module ov5640_sdram_hdmi( input clk, input rst_n, //sdram control output sdram_clk, output sdram_cke, output sdram_cs_n, output sdram_we_n, output sdram_cas_n, output sdram_ras_n, output [1:0] sdram_dqm, output [1:0] sdram_ba, output [12:0] sdram_addr, inout [15:0] sdram_dq, //cmos interface output camera_sclk, inout camera_sdat, input camera_vsync, input camera_href, input
mipi_csi_receiver_FPGA:MIPI CSI-2摄像机传感器接收器Verilog HDL实现适用于任何通用FPGA。在莱迪思MachXO3LF上使用IMX219进行了测试。带有赛普拉斯FX3的USB 3.0上的2Gbps UVC视频流
03-20
FPGA上的MIPI CSI-2接收器，赛普拉斯FX3上的USB 3.0 UVC 2Gbps视频流 此存储库包含用于通用FPGA CSI接收器的硬件，Verilog源和USB3.0 USB视频设备类（UVC）控制器C源。尚未使用FPGA硬件专用组件，因此可以轻松移植到任何低成本FPGA。 支持从15到1000 FPS的帧速率，从640x80到Full 8M 3280x2464的分辨率。 1080p 60FPS时的最大数据速率约为2Gbps。通过UVC控制完全控制帧速率和分辨率。现在手动曝光和手动亮度控制。手动曝光映射到UVC饱和度控制。也可以使用映射的伽玛控件启用“测试图案”。 测试已在3280x2464 15帧1920x1080 60帧1920x1080 30帧1280x720 120帧1280x720 60帧1280x720 30帧640x480 200帧640x480 30帧640x
FPGA的GTP视频传输方案，提供HDMI和OV5640摄像头采集的vivado工程源码
01-18
1、FPGA视频采集，包括OV5640和HDMI，有纯verilog的i2c控制器配置OV5640和HDMI芯片的寄存器； 2、图像三帧缓存，三帧缓存到DDR3，读写地址错开，保证图像输出稳定无撕裂； 3、了解Xilinx系列FPGA的GTP资源，包括IP...
FPGA+OV5640摄像头+RTL8211以太网PHY 实现数据采集UDP以太网传输Verilog源码quartus工程
11-16
基于EP4C10 FPGA+OV5640摄像头+RTL8211以太网PHY 实现摄像头数据采集UDP以太网传输Verilog源码quartus工程文件 module OV5640_UDP_GETH( Clk, Rst_n, GMII_GTXC, GMII_TXD, GMII_TXEN, ETH_Rst_n, ...
cyclone4e FPGA设计500万摄像头OV5640视频图像采集_7寸大屏显示Verilog源码quartus18.0工程
03-11
cyclone4e FPGA设计500万摄像头OV5640视频图像采集_7寸大屏显示_Verilog源码quartus18.0工程文件. module sdram_ov5640_lcd ( //global clock 50MHz //input clk_27, //27MHz input CLOCK, //input rst...
Cyclone 10LP FPGA设计的OV5640摄像头采集以太网传输PC显示 Verilog逻辑例程源码quartusg工程
11-02
基于Cyclone 10LP FPGA设计的OV5640摄像头采集以太网传输PC显示720p Verilog逻辑例程源码quartusg工程文件 module ov5640_rgmii_udp( input clk, input rst_n, // eth interface output eth_gtxc, ...
fpga控制ft601的usb3.0接口
09-12
FPGA控制FT601的USB 3.0接口可以实现高速数据传输和处理。FT601是一种高速USB 3.0接口芯片，可提供高达5 Gbps的数据传输速度。FPGA作为可编程逻辑器件，可以编程实现对FT601接口的控制和数据处理。 首先，我们需要将FT601和FPGA进行连接。可以使用USB 3.0型A到Micro-B的数据线将FT601的Micro-B接口与FPGA开发板上的相应接口相连接。接下来，我们需要在FPGA中实现对FT601接口的控制。 通过FPGA的编程，我们可以配置FT601的寄存器，设置不同的工作模式和传输参数。例如，可以设置数据传输的速率、帧格式、数据位宽等。通过读写FT601的寄存器，我们可以对其进行动态配置，以满足不同应用场景的需求。 在数据传输过程中，FT601可以将收到的数据通过FPGA进行处理。FPGA提供了可编程的逻辑单元和DSP资源，可以对数据进行实时处理和运算。例如，可以使用FPGA实现数据的解码、编码、加密、压缩、滤波等功能。 另外，FPGA还可以实现通信协议的支持。FT601支持USB 3.0的SuperSpeed协议，可以在FPGA中实现对该协议的解析和处理。通过FPGA的逻辑编程，可以实现对USB 3.0的各种功能和特性的支持，例如端点管理、数据流控制等。 综上所述，通过FPGA控制FT601的USB 3.0接口，可以实现高速数据传输、实时数据处理和通信协议的支持。这对于需要高速数据传输和处理的应用场景非常有用，如音视频传输、图像处理、数据采集等。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

9527华安

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值