Verilog 编程——筛选最大值与次大值

在路上-正出发

已于 2023-09-19 16:38:34 修改

阅读量4.7k

点赞数 7

分类专栏： FPGA-Verilog技术专栏 Verilog 编程题刷题文章标签： fpga开发 Verilog 最大值次大值

于 2023-05-09 09:41:30 首次发布

From Xu_Y_B

本文链接：https://blog.csdn.net/qq_43045275/article/details/130568937

版权

FPGA-Verilog技术专栏同时被 2 个专栏收录

18 篇文章 13 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

Verilog 编程题刷题

15 篇文章 44 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文记录了海康实习笔试中的一道编程题，要求通过Verilog实现仅遍历一次序列就能找出最大值和次大值的功能。解题思路包括比较输入数据与当前最大值，当输入数据大于当前最大值时更新最大值；同时规定两种情况更新次大值：更新最大值时和输入数据大于当前次大值但小于等于最大值时。最后展示了设计代码和仿真实验结果。

摘要由CSDN通过智能技术生成

引言

海康今年的实习笔试题目中有一道编程题目，就是关于筛选输入数据中的最大值与次大值。在这里做一个及时的记录。

题目描述

串行输入一个数据序列，要求在对这个序列仅进行1次遍历的情况下，输出最大的两个数。完善如下代码：

module top2_sort #(
parameter DWIDTH = 8
)(
input               clk,
input               rst_n,
input               srst,
input [DWIDTH-1:0]  din,
input               din_vld,
output reg [DWIDTH-1:0] dout_top1,
output reg [DWIDTH-1:0] dout_top2,

output reg              doubt_vld
    );

//待完善
//=============================&