基于FPGA的相控阵雷达波束控制系统设计(5)-第5章系统测试

第5章系统测试
在完成对子阵运算处理模块的设计后,接下来的工作就是对系统的测试。测试时我们使用的是专用的波束控制系统测试仿真平台。利用该平台可以在实验室就能完成对波控系统的测试,省去了近场、远场测试的过程,大大的缩短了阵面调试的时间。
5.1测试仿真平台简介
波束控制系统测试仿真平台是以硬件平台的基础上,结合计算机软件技术、测试技术开发出来的[41]。该系统的主机采用PC机,测试机与波控分机通过网络通信连接该平台能完成对天线阵面、对子阵、对天线单元的测试。测试系统具体的组成与主要工作原理在这里就不详细介绍了图51、图5.2图53都是测试平台在运行时的某些界面系统主界面如图 5.1所示:

由图5.1所示,测试平台的测试项目为以下两项:
T/R 单元测试:测试平台可以对单个 T/R 单元进行测试,分为分手动测试和自动测试两种情况。手动测试时,通过测试平台给波控系统以特定的测试值,然后控制所有TR单元完成一次布相,检测单个 T/R 组件在特定角度产生下相位和幅度激励等一系列指标,分析 T单元之间的幅度与相位的一致性、幅度和相位稳定性等TR 单元性能。自动测试是根据天线的维数确定的。在本设计中,天线为一维的,所以只在水平方向上进行设置就可以了。当天线为二维时,需要在水平和垂直两个方向上进行设置才能进行自动测试。测试界面如图5.2所示。 

  • 0
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
在整个超声相控阵系统中,延迟聚焦算法是关键,提高延迟量的精度可以提高整个系统精度。本课题通过对超声相控阵技术中的延迟细分法则的研究,最终实现两种延迟模式,粗延迟和细延迟。粗延迟是指发射脉冲高电平的持续时间只能是延迟模块的控制时钟周期的整数倍;在细延迟中我们可以对延迟模块的控制时钟进行多相位的分频,最终可以提高延迟模块可以达到的精度。FPGA内部集成的增强型锁相环可以实现多相位时钟信号,利用这些多相位的时钟信号,我们可以将延迟量的精度提高。本设计是基于FPGA平台,巧妙地借助FPGA内部集成的增强型锁相环,实现延迟细分算法的硬件电路。并且在modelsim上对设计结果进行验证。主控平台可以完成的扫描模式是扇形扫描,完成相控阵的聚焦法则,最终输出十六个通道的触发脉冲延迟数据。用户可以根据自己的实际要求,手动的选择粗延迟或细延迟。 本论文主要对一下几个模块进行论述:算法的实现模块、扫描模块、延迟模块、波束合成模块。在算法实现模块,我们借助FPGA运行速度的优势,实现二进制的开方运算,传统的二进制开方运算采用的是迭代的算法,使得整个算法的实现过程变得比较长。本课题模拟二进制开方手算的过程,利用FPGA内部的乘法器硬核实现二进制开方运算。 在整个课题的设计过程中,我们利用FPGA内部集成的硬件乘法器,利用内部集成的增强型的锁相环和快速锁相环对系统时钟进行倍频和分频,产生我们设计所需要的相关时钟信号。这样可以大大简化设计的开发周期,并且可以提高设计的准确性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

BinaryStarXin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值